|
2#
樓主 |
發表於 2008-10-13 22:36:43
|
只看該作者
車用IC封裝及電路板之電磁相容、電源完整性及信號完整性的量測及模擬驗證研討會議程
8 G3 G. o6 p/ j, E8 I' g, R' m8 Z! \97年11月03日 (星期一): E, h& L* Z6 Q6 Q4 c3 {2 e9 ~
時 間 活 動 內 容0 m5 x( y% V) _4 e# z K* @
8:30-9:00 報 到
@% z: L, P, a( Z. X- k9:00-9:10 開 幕 式 、貴賓致詞 (標準檢驗局 黃來和副局長)
: k5 H8 C' {" `* O: O& ~8 V" q9:10-16:00 講題: 從系統到IC層級之EMC設計與模擬技術的原理與發展4 Y1 g1 g* A( t* R& W; N2 y
主講者:逢甲大學通訊系林漢年副教授、袁世一助理教授、電機系曾斌祺助理教授
+ ^1 F6 \% S8 G; K% z內容包含:
6 e* h# s! R/ B% \/ f2 q1. EMC問題趨勢的發生與分析" @( \: i1 \" F" Y; O
2. 數位無線通訊平台Platform noise 之分析: [% t* q6 @) F7 _. `$ u" [. l
- Platform noise effect- m4 Y; K5 i9 J8 A: f4 |
- Noise measurement procedure
) `5 x: _1 x) v) _# S$ q: K. t, {, h0 m3. EMC之原理分析與設計技術簡介5 c& B( \6 y4 B
- Filtering
- B: r/ r# X. y- ~, g6 l- Shielding4 F% J0 Q0 j4 S" Z- m+ n
- PCB Layout
) y: l F& g* w5 X3 y6 C- j; N4. 電源完整性(PI)之分析與設計
- N+ y2 v3 v4 r- Power/Ground plane layer impedance measurement
' r/ Q% Y: i3 ?* y) C, O' j- Power Distribution System (PDS) Design
: ^& N0 _' o" A5 B o5. 信號完整性(SI) 之分析與設計
( N* z r6 \* J1 P6 H/ U+ P- Measurements for Signal Integrity6 M, m1 `! S" S5 p
- Multi-Gigabit transmission over backplane systems
, u' A) Z: y3 e+ P4 g& Q B2 b& x, I* G+ e
2 u; q9 [ [, g: E( B97年11月04日 (星期二)0 f4 {9 s$ _" {0 }
0 S$ C! Z [* W' n
9:00-16:00 主講者:逢甲大學通訊系林漢年副教授、袁世一助理教授、電機系曾斌祺助理教授; c% v9 r3 e/ A& M9 N: I( A: J
內容包含:$ a* D2 k8 x+ b, g8 [- H0 V
電磁模擬範例分析* ^4 f+ ?( A" y3 ?
6. Basic module-EMI analysis of sample board from experiment and simulation( T$ ~$ t- D D- o
• WBFC Modeling and Simulation
! Y1 A+ I1 G% ~+ F0 |3 ~7 V; o• MP Modeling and Simulation
8 i1 N4 }0 Y9 ]• TEM Cell Modeling and Simulation
% G7 o$ { \7 }6 j; P" S0 z! m- General Noise Characteristics
- V0 f: d( p( L; N- Power Noise Study& t: C6 r" ~- Z7 x: Z9 a5 y
- Signal Noise and SI Study
" n* U v) H* k7 _" a, j� Slit on Reference Plane8 u3 T& W9 Y# w% h) a0 {0 {
� Signal Pattern at the Edge of the reference plane
" h5 q6 c9 ~4 n# P0 t- F$ W/ ~- B/ r� Reference Plane change! J8 \9 p+ x& Q/ M! e
� Trace near the Card Edge1 T Q' O$ G% {4 ^1 r' A
7. Trend of EMC issues on chip-level ~ g4 l) Y- ?; y% ~. j
8. EMC design trend for chip-level
! F0 E" P1 R K; \+ ]97年11月05日 (星期三)
- w) `0 z& @, w; l' y2 h. K3 W9:00-17:00 主講者:逢甲大學通訊系林漢年副教授、袁世一助理教授、電機系曾斌祺助理教授
/ N* O, S; X3 `3 p' ?& C內容包含:
7 r; E$ f6 W }$ ]9. IC-EMC相關標準與量測設備及技術簡介
2 D) ~$ x9 V- L% M6 k3 q1 y$ M0 E10. IBIS modeling vs. Spice modeling % R7 M7 p# H2 b, h" Z
11. IBM的電磁模擬軟體簡介與其在EMC設計的應用
7 e( _5 }1 {2 ^- }" \12. Practical Considerations in the Modeling and Characterization of Printed-Circuit Board Wiring
, @3 b- ]) R# s7 z• New Challenges in Modeling and Measurements0 F- l) K2 u( K( B5 c
• Loss Mechanisms and Their Significance& a" s# P2 s o( F3 R, B( r- x
• Limitations of Present Methodologies
; ]+ }9 H0 c! {• Short-Pulse Propagation (SPP) Time-Domain Extraction Technique. Z! w% f8 D( |
• Production-level Process Integrity Monitoring / t; J3 _ m% N% |/ J3 w" g
13. 綜合座談 |
本帖子中包含更多資源
您需要 登錄 才可以下載或查看,沒有帳號?申請會員
x
|