|
2#
樓主 |
發表於 2008-10-13 22:36:43
|
只看該作者
車用IC封裝及電路板之電磁相容、電源完整性及信號完整性的量測及模擬驗證研討會議程
/ j8 K, W9 D* F97年11月03日 (星期一)
. J6 y5 A/ h3 T+ \時 間 活 動 內 容
$ A% ^* @; @" g8:30-9:00 報 到
z9 b5 i/ Y0 R9:00-9:10 開 幕 式 、貴賓致詞 (標準檢驗局 黃來和副局長)# c+ r! p% P/ v
9:10-16:00 講題: 從系統到IC層級之EMC設計與模擬技術的原理與發展 Y$ l% r4 J1 d+ C6 D, U2 q# v
主講者:逢甲大學通訊系林漢年副教授、袁世一助理教授、電機系曾斌祺助理教授% N6 `! o$ w: \$ Q, a
內容包含:
" l8 U( I2 H- p1. EMC問題趨勢的發生與分析4 r w4 W, ^5 K. f1 s7 u2 [
2. 數位無線通訊平台Platform noise 之分析, {& t9 C* n% D; t8 W$ W0 S
- Platform noise effect3 ^! V4 f: h' z1 z) ?/ O& o
- Noise measurement procedure
: t8 v+ ^- {' j: p, O U- D3. EMC之原理分析與設計技術簡介
& B! Q* `/ F7 N& N s- Filtering' L( B$ R1 l# h' O0 h1 \
- Shielding+ W4 H9 s- T m! l$ K
- PCB Layout
# k+ ?# n3 h R/ t: ?( Q4. 電源完整性(PI)之分析與設計
. K9 U% k$ A- S4 A2 b: O- Power/Ground plane layer impedance measurement. e& d& a9 Z w3 N" J7 D
- Power Distribution System (PDS) Design
# x2 n* k( q {* B- u5 y6 Y5. 信號完整性(SI) 之分析與設計1 p+ z' B; r! a( L6 Z- A8 }$ |; R8 Q
- Measurements for Signal Integrity3 d- t( b8 k* ~" @
- Multi-Gigabit transmission over backplane systems
8 b% c# n! A( p" V8 n4 w" F: d8 n7 o
/ w, o$ ?& l. j) A% c: E# q5 {: V' T
97年11月04日 (星期二)* @8 L8 W. @% I1 r1 j
; B2 m8 M' C7 g% q9:00-16:00 主講者:逢甲大學通訊系林漢年副教授、袁世一助理教授、電機系曾斌祺助理教授# V9 Y% h7 j; R+ R: x! t
內容包含:( W; {. t0 e E& _5 v5 b; M+ e
電磁模擬範例分析
/ i# D/ w; E( q" x6 z0 s& Q. h6. Basic module-EMI analysis of sample board from experiment and simulation0 k) h2 j8 j* s; l, ~0 R, R
• WBFC Modeling and Simulation
& t) { f/ l& Y0 D# P% N0 _• MP Modeling and Simulation
q: l' X( E, A; [: ~- H9 A4 b+ @. n8 l• TEM Cell Modeling and Simulation1 x) d i, P- F. N% p7 E9 q
- General Noise Characteristics3 w7 e5 S- u$ Z% }, I
- Power Noise Study
7 w/ G, e2 j8 l' ^; N- Signal Noise and SI Study7 a$ C3 h% L ?) A/ [' y( A
� Slit on Reference Plane
! ]8 l! H1 M7 k" ?3 m3 ^4 T1 b! y� Signal Pattern at the Edge of the reference plane
d- K5 t: A7 B: H$ S$ ~6 \� Reference Plane change
- U7 K# U& g0 e0 \* c! A- r) N� Trace near the Card Edge' E% `3 X- v& g( r3 x
7. Trend of EMC issues on chip-level* c- T9 a- u W9 ~. ~
8. EMC design trend for chip-level
* c. N; W: j+ F$ S! a' t97年11月05日 (星期三)) a. u$ ~/ e# A4 w" Y
9:00-17:00 主講者:逢甲大學通訊系林漢年副教授、袁世一助理教授、電機系曾斌祺助理教授
. S5 p& ]1 K' u9 i/ G內容包含:# L% s% R. f! x0 q. ?% M2 i( y, z- T% V
9. IC-EMC相關標準與量測設備及技術簡介
* S( B# W/ ]% I P4 X* M* V10. IBIS modeling vs. Spice modeling 7 W! C& }4 M9 Y! f
11. IBM的電磁模擬軟體簡介與其在EMC設計的應用0 O+ ^, v( y: Z
12. Practical Considerations in the Modeling and Characterization of Printed-Circuit Board Wiring# p2 H) i1 e" y6 v
• New Challenges in Modeling and Measurements
}; I& e; q- s, Q7 x6 C• Loss Mechanisms and Their Significance5 J8 _3 z8 c% |- L" f9 J* S+ E
• Limitations of Present Methodologies
0 `" g) W. B" n0 C# s) x• Short-Pulse Propagation (SPP) Time-Domain Extraction Technique
" v; W8 B0 h. Z5 ^# r• Production-level Process Integrity Monitoring
# Y9 \# i: W& { ]3 W9 e3 N* X1 i 13. 綜合座談 |
本帖子中包含更多資源
您需要 登錄 才可以下載或查看,沒有帳號?申請會員
x
|