|
2#
樓主 |
發表於 2008-10-13 22:36:43
|
只看該作者
車用IC封裝及電路板之電磁相容、電源完整性及信號完整性的量測及模擬驗證研討會議程% x1 F- j1 n d# e! W* H# M5 R
97年11月03日 (星期一)
9 w' s9 Y3 i7 a! c時 間 活 動 內 容
6 N$ V9 Y* _3 V, D1 y- G4 A6 g8:30-9:00 報 到* M: X& f" m/ J- B/ w- L
9:00-9:10 開 幕 式 、貴賓致詞 (標準檢驗局 黃來和副局長)
4 T5 I) F' D& ^9 W; d3 w- U$ J9:10-16:00 講題: 從系統到IC層級之EMC設計與模擬技術的原理與發展. G% T. H. E( c0 c8 l# E; u
主講者:逢甲大學通訊系林漢年副教授、袁世一助理教授、電機系曾斌祺助理教授* Y% {: |# o4 B4 J: B4 y- Z
內容包含:: b7 p% f# x$ r3 f h& T
1. EMC問題趨勢的發生與分析
. C7 j4 Y- s5 X$ g$ \* q2. 數位無線通訊平台Platform noise 之分析- o3 e& d6 n& ]! D- Q& |
- Platform noise effect7 ~1 @5 K" x, S' {# M% p& h; P' R
- Noise measurement procedure
! @2 m1 L5 {" ]8 F0 N! h% e) k4 M6 I2 H3. EMC之原理分析與設計技術簡介 r' l+ b m$ ?& U6 |' {; n% B6 }
- Filtering
: U. I, s B5 ?0 o: g1 d, k9 N- Shielding. F3 z6 o7 g. i0 J! b
- PCB Layout
0 @1 G; D' p9 j* N# ~4. 電源完整性(PI)之分析與設計) e5 o( a7 E8 L& x' t, B
- Power/Ground plane layer impedance measurement1 z; R/ @: P1 l% l& G( J
- Power Distribution System (PDS) Design
1 a& }# ~* ]% w0 W" _% X3 q3 l- U5. 信號完整性(SI) 之分析與設計
5 C; ~, D) X1 L- Measurements for Signal Integrity; y$ `5 [+ f5 v- M7 H2 I
- Multi-Gigabit transmission over backplane systems" ^4 \. @7 b+ L3 [
* p4 [2 s: a5 g) |& u- J: V7 j0 f, N* K, n" }
97年11月04日 (星期二)
4 j& ?$ C; l, e
! B2 X" L6 G% Y" m6 V5 Z9:00-16:00 主講者:逢甲大學通訊系林漢年副教授、袁世一助理教授、電機系曾斌祺助理教授
8 O$ }+ j; X, d! M* J( A# g內容包含:! _3 z+ `6 u3 g" g
電磁模擬範例分析4 s z+ u$ K: s3 I6 d1 f
6. Basic module-EMI analysis of sample board from experiment and simulation
3 g8 Z' e8 l) y3 v/ i• WBFC Modeling and Simulation! K5 {# O8 l5 |! z$ n+ `
• MP Modeling and Simulation2 k' `# |3 Q9 ?' a) {
• TEM Cell Modeling and Simulation
" {) q( L' H0 z2 M" ^2 |: Q. S- General Noise Characteristics- w. A' \9 e% K+ }- u4 q# N3 A
- Power Noise Study
4 a: b- | e P" O; O- T- Signal Noise and SI Study
6 h9 `9 P" v/ m7 f9 B/ d� Slit on Reference Plane
g& T" w! f+ W$ {% X6 H! U� Signal Pattern at the Edge of the reference plane- Y5 k( F U3 V2 I! e6 Q J
� Reference Plane change: }5 G* X, ^( y& S2 o
� Trace near the Card Edge
9 n" J4 U) |5 r+ f# C; `7 S7. Trend of EMC issues on chip-level9 o; p! `- g: T j
8. EMC design trend for chip-level
. [0 _. L* p4 N' Y5 L! P97年11月05日 (星期三)
+ q0 ~# p' L# _, ]5 x2 J9:00-17:00 主講者:逢甲大學通訊系林漢年副教授、袁世一助理教授、電機系曾斌祺助理教授9 q( D* S& U& p' `* z& p
內容包含:
5 A1 E' J# {4 l9. IC-EMC相關標準與量測設備及技術簡介* ?3 A# _- L! y7 z) m; R5 z7 z
10. IBIS modeling vs. Spice modeling 1 m8 |# r% H9 [2 l9 {
11. IBM的電磁模擬軟體簡介與其在EMC設計的應用
1 }& v8 S- X$ Z, u R12. Practical Considerations in the Modeling and Characterization of Printed-Circuit Board Wiring' |3 [& m' E9 ~' @" _' B) V: D
• New Challenges in Modeling and Measurements
3 Q; m# A/ z( E" q, Y• Loss Mechanisms and Their Significance
+ W$ h+ u1 r0 I" }• Limitations of Present Methodologies
# k8 w+ F0 O0 E, d [( s+ a4 u {5 l• Short-Pulse Propagation (SPP) Time-Domain Extraction Technique
' }3 j0 M$ l& _& u/ O. d* @• Production-level Process Integrity Monitoring
. I J" V, `7 H4 r 13. 綜合座談 |
本帖子中包含更多資源
您需要 登錄 才可以下載或查看,沒有帳號?申請會員
x
|