VHDL 倒數60分鐘

hope1014

因為我用的程式是Quartus II

9 {) Z  f7 [3 u5 r$ Z而且我用的是元件編輯電路圖

我知道需要 一個倒數60分鍾的主程式

可是卻不知道如何下手...
5 M$ U' Z, O$ r, u" S4 q4 G
但是又怕有了
8 P5 q( L: c2 k8 `  y6 H5 z/ u
7 H- V! `" A: h9 `* V6 x$ O2 \- k電路圖卻不知道如何連接= ="
5 H' {' Q3 M% t! J) U" T/ q- ^9 s- I
請問有高手能幫幫我咩?

或者給的方向倒數怎寫...
' v' @! ]9 l: q0 @- Y  C5 w# S+ O
xt_1014@hotmail.com

jungswee

用VERILOG寫可不可以呀？
! y  d" V8 {" C# Q* Q做個計數器，然後綜合一下就可以了吧

hope1014

嗚嗚
我有爬到VERILOG的文章
& n6 Z6 ]. `) y7 Q+ E" m! ^可是我需要VHDL的寫法
& {! w- f, i7 L/ W- b才可以跟其他電路方塊連接吧

ps.其實我不是很熟...
其他電路分塊都是vhdl的寫法

hope1014

LIBRARY ieee;
, A. o- @7 i/ L$ ]6 f4 Z2 `" kUSE ieee.std_logic_1164.all; USE ieee.std_logic_unsigned.all;
ENTITY counter_60_seg_v IS
        PORT(Clrn,Load,Ena,Clk        : IN  STD_LOGIC;
                 D0,D1                           : IN  STD_LOGIC_VECTOR(3 downto 0);
4 h% T8 C2 J! q' [         Q0,Q1         : OUT STD_LOGIC_VECTOR(3 downto 0);
( Q, i; F6 |( s3 C                 Co         : OUT STD_LOGIC);
4 f, _! x: u" \" B3 ?0 UEND counter_60_seg_v;
! }* a  J2 Z4 f; K2 KARCHITECTURE arc OF counter_60_seg_v IS
0 Y, ^, m- r1 F" {" g' e: n- k% j BEGIN
6 f8 U9 @  f( D" X1 d+ V2 P  PROCESS (Clk)
. ?3 ~" Q9 Y0 A9 D     VARIABLE imper0,imper1 :STD_LOGIC_VECTOR(3 downto 0);
  BEGIN
1 C, g. N( a, y% Q) T        IF Clrn='0' THEN  imper1 := "0000"; imper0 := "0000";
3 g6 ?0 o9 N3 ~1 j# `+ Z6 q    ELSE IF (Clk'event AND Clk='1') THEN
. e  s4 @3 L3 m" r& `7 R4 w                IF Load='0' THEN   imper0 :=D0; imper1:=D1;
3 K* }5 q& j9 h# q! f) @; q, O            ELSIF Ena='1' THEN
( k2 M) M# G  f               IF imper0="1000" AND imper1="0101" THEN
0 }% m2 B# `* ]1 [/ ~                  imper0:="1001";
               ELSIF imper0<"1001"  THEN imper0 := imper0+1;
               ELSE imper0:="0000";
/ c4 ~$ J( t" ?8 Q( Q5 v$ z  W8 W                    IF imper1<"0101" THEN imper1:= imper1+1;
                    ELSE  imper1:="0000";
& c* G. U! Y  V9 R8 X8 E                    END IF;
9 N5 j3 d: w: |" j               END IF;
! _* J* g7 w7 l  ?- s" L* r             END IF;
        END IF;
8 g$ K' q0 h. l% {1 g$ |. y   END IF;
  d- ?/ ]% A6 t* ~9 A        Co<=imper0(0)and imper0(3)and imper1(0)and imper1(2)and Ena;
+ p( u3 C" _4 W8 k, I3 v3 H* Y        Q0 <= imper0; Q1 <= imper1;   
   END PROCESS ;
8 E+ t3 r& {, N2 x9 CEND arc;
% A$ e0 M' T  S
這個是60模計數器設計
要怎弄成倒數60?
7 M1 |) f' n5 X- P' \3 F有人會用成倒數60秒先幫忙吧
請問一下我會用到幾對幾的多工器啊

jerryyao

現在的工具都支援verilog和VHDL混合使用。
8 m, q" _- C, s/ ~現在的工具都支援verilog和VHDL混合使用。

michael6172

這不是很簡單的東西嗎?怎會寫不出來

3 Y3 s! T+ ]4 W& j
除頻除到一分鐘阿,在遞減counter就好啦....

dannyc

Quartus II 可接受verilog, vhdl以及Schematic多種語言的混用，只須在呼叫的接口上分別對應即可。
若有須要，我很樂意幫忙。
0988310302

Danny

hope1014

真的沒有人可以幫幫我嗎
9 ]/ \+ ]% k; C身在澎湖資源有限
6 a+ ^$ d1 h" T& ^2 x. V只能上網求助資料~"~
* q2 b- |4 d2 J# t2 T' j我可以提供
: Q" n7 O' Y5 {! _7 f7 g! \七段顯示器、除頻器、4對1多工器、6對1多工器、掃描電路設計圖、消除開關機械彈跳器的程式
我是用電路圖編輯電子鐘的
  A' a3 [, ?8 X$ V" g; ~所以比較不需要程式叫程式

! R9 Z7 I9 \5 ^* A  L! L拜託 有人能+我MSN
xt_1014@hotmail.com

hope1014

第一個是書上的電子鐘範例
) H' [( j$ q% ^; w: \8 Z. o- {. @  `* S第二個是我大概連接的電路圖
: {" R2 L* O- S  A' s7 Q裡面的60模 靠自己的想法改了裡面的程式
8 V& [5 j  E5 D% |0 K/ \! v8 V$ o1 Y
或者有高手能用第一個電子鐘範例來修改??~"~

ps.我只能用VHDL ㄒ^ㄒ