[問題求助] 求助Peak detector設計

[複製鏈接]

ericlee0825

電梯直達

1^#

發表於 2008-10-2 16:50:43 | 只看該作者回帖獎勵

|倒序瀏覽 |閱讀模式

想請教板上各位前輩，小弟最近在設計用於VCO AAC電路的peak detector，採用的架構如附件，
但在模擬時遇到問題，我的輸出Vrmp並沒辦法trace我輸入的peak value

舉例來說我輸入Vp-p為1V的信號，但是輸出可能只有0.5V，若輸入Vp-p為1.2輸出可能變成0.55，
經過實驗，輸入輸出仍維持線性關係，但並無法真實的"偵測"輸入的peak值，想請問各位前輩在設計
上有哪些需要注意嗎?