PMOS Low_Dropout Voltage Regulator Introduction

yalon

1 Constant-Voltage Source
2 Output-Voltage Error vs Load Resistance
, j8 D5 a) W: ^$ a3 Linear Relation Between RIN and RLOAD
4 Basic Linear-Voltage Regulator
- [7 A, t5 N/ O0 S' {, @5 PMOS Enhancement FET
4 T0 @0 \2 |8 N% A- S. M" m# M6 Regulation Sequence When RLOAD Drops 7 Regulator Block Diagram PMOS Input/Output Characteristic
* K8 R$ H; z$ r& e1 ^
& @  t) c3 G% H9 K. J看過後  歡迎討論ㄛ.
. T* @6 w; R6 u我是看過啦.
% q! |9 p$ A7 D
) g* B& B( k: I* j3 k( i. O

anita66

這可是好東西,坐沙發耶,linear regulator的pass gate現今的應用,應該99%都是用Pmos(power mos),感謝大大無私分享,3Q~

yhchang

想問問 為什麼 PMOS是主流?
& ?+ F& n2 ^! ^4 @2 J/ b是否因為  PMOS 可以 Pass Good "1"的關係?

asd8844

目前就是在做這個啦!
從高頻降頻下來
真有點不太習慣
不過感恩阿

asd8844

(科)技最新進
* M7 @, P/ T& O& j3 |(技)術都領先
(新)手真是慘
6 X# u8 B8 l! Z4 z9 Q' i(貧)窮都沒錢

s39113134

我們公司就是做這個啦，來了解一下感謝大大的分享阿!!!!!!!

super_gu

同样的问题，为什么现在都用PMOS？是不是因为可以获得更加大的VGS？

cancan77

下载来看看 下載看看先~~~~~~~~~~
! V" e, o3 i( }, F& |1 z下載看看先~~~~~~~
下載看看先

cancan77

這幾天正在做LDO
正需LDO這方面的知識
THX大大,辛苦了

c3a1t039

我剛剛看了一下，沒發現我想知道的@@"
# A0 V, F% F' k8 i8 w* P1 W% E如果我想在很低電壓去驅動OP那，我怎麼設計用CMOS四支腳當輸入，
8 Y* b* K& r5 E" l1 ]! r8 I來產生在低電壓操作的OP~。

oric

為什麼LDO的輸出是PMOS而非NMOS  我陳述一下自己的想法 不一定正確  歡迎指正~~  
如果~LDO的輸出為NMOS的話~那顆NMOS的threshold voltage應該會很大
造成NMOS的 Vgs應該也要很大~這樣LDO的supply voltage 就不能太低 無法工作在低電壓下

c3a1t039

但是LDO原本就是要將輸路的電壓拉低嗎?
那怎麼會出現在低電壓操作?

hing

謝謝分享，小弟來學習一下！