对于rail to rail运放问题

luyan923

想问一下，对于rail to rail运放一般的paper里将的都是�定的跨导，但是我看到一本书里曾经用�定增益的运放引入到�定的跨导的运放，想问一下，对于rail to rail运放的目的是�定增益还是�定的跨导？是不是�定的跨导在输出电流不变的情况下，也可以说是�定增益了？一直不明白，想问一下，希望有人回复一下啊，非常感谢了
/ r5 k; N1 J1 ]" V, v
* [0 V) t" o3 j! W+ a4 l以下是 Rail to Rail 的相關討論:
OP 设计rail to rail(I/O) 高slew rate 高GBW 设计
5 f% M" S9 f1 a3 Y+ P2 x1 `' Q

" ]- ~! Y) D3 F% O3 r* s% d6 Q

[ 本帖最後由 sjhor 於 2009-3-17 06:14 PM 編輯 ]

finster

建議你放一下電路會比較讓人明瞭你的問題
  z( ^& n4 c' u8 i2 S因為有些問題或者專有名詞由英文翻成中文時意義有好幾種用法和說詞
用電路表示,大家比較容易理解你問的問題,也比較知道怎麼回答

luyan923

谢谢建议了：
我的电路图如下：
: h! D3 v+ f0 A% n$ z1 G( U( k) m7 ?

luyan923

希望大家帮我看看了，这个电路是用在R-2R梯形结构电流模的DAC中的buffer，但是我觉得这个电路并不是�定的Gm,但是可以推出在P1和N1前面的电路是个�定增益的，不知道整个电路是怎么理解的，期待你们的回复了，不管对不对都希望提点观点，谢谢了

finster

你的OP的電路還真是有點小複雜,我看了一下,有些地方實在無法弄清它是怎麼動作的
貼上一份IEEE早期的rail-to-rail OP Amp的Journal paper
" Z! h! A% t& i! F4 e0 Z9 O( u我們目前的rail-to-rail OP Amp即是採用這種架構,架構不難,也還蠻容易理解的
3 t- J, a* X% e對於你貼上來的電路圖,感覺跟我附圖1994年這份的架構有點像,但卻複雜許多
其中,P6的接法最讓我感到疑問,因為很少會有這種接法的,不知是參考自那份paper架構的呢?

遊客，如果您要查看本帖隱藏內容請回復

luyan923

原帖由 finster 於 2008-10-6 11:38 PM 發表
7 h7 B. U: ^6 d: k8 V. Z7 A+ O你的OP的電路還真是有點小複雜,我看了一下,有些地方實在無法弄清它是怎麼動作的
貼上一份IEEE早期的rail-to-rail OP Amp的Journal paper
我們目前的rail-to-rail OP Amp即是採用這種架構,架構不難,也還蠻容易理解的 ...

  P! I$ C4 y/ q' ?首先很感谢finster的回复，我的这个电路前面一部分是�定增益的，对于你说的P6和N4是一个浮地电流源的偏置，电路的后面一部分是个浮地电流源偏置的推挽放大器。但是我还是很不明白，这个电路怎么可以做为一个电流模DAC的buffer？是不是电流模DAC的buffer不是rail-to-rail的，它与电压模DAC的buffer有什么区别？期待你们的回复！

finster

就以這個電路來說,它的input/output皆為rail-to-rail,也就是說輸入信號的range為0V ~ vdd
  S) f; @4 a4 z/ w而以DAC來說,輸入是數位信號,輸出為類比信號,而DAC的output一般而言可以為電流或者電壓
6 f9 \, c0 a9 z) Y  p! N! A如果,你要在DAC的output端作一個buffer,那DAC的output就要為電壓準位會比較好
如果是電流輸出的DAC,那我們都會將電流再轉成電壓形態

& W3 O; u, {- w* E* ~, l4 H, T1 ?再來,你的這個OPA要作為buffer,所以要把它接成unit-gain buffer的形態,亦即output端要回接到inn
在此,要說明一點的是,一般DAC的輸出可以為電流或者電壓,如果是電壓的話,那一定會有電阻作為負載
而既然有電阻作為負載,那就很怕後面一級電路會影響到電阻的值
故而,一般都是接一個unity-gain buffer來隔開DAC與下一級電路

enjoymartin

想看看运放的结构，希望能有所了解，不过不留言不能看很郁闷。

hongmy

奇怪，这个电路后级没有什么，就是一个典型的classAB控制。但前级比较奇怪。我不知道你怎么推出来的前面是�定增益，不知道你是否还有tail curren control部分没有贴出来？我觉得这个电路就是将N对和P对的输出进行求和，并分别形成前级的classAB控制，所以这个电路很难达到�定的增益或者Gm。

; p" @4 e5 E' a# t- B+ x你电路中的N6和P8估计是用来对求和电路进行隔离的，按理这两个管子的偏置方式应该对称，但你的并不如此，不知道有什么特殊的目的还是画错了。如果P33也接成diode就ok了，这样就和我上面描述的符合了。

% }: ~, I5 O; E8 e+ _
% e: \( Z( v: F( @

) ~- O6 G) }' ]( i

原帖由 luyan923 於 2008-10-6 05:04 PM 發表
" m. Y0 L3 q) w$ j; o2 Z! l希望大家帮我看看了，这个电路是用在R-2R梯形结构电流模的DAC中的buffer，但是我觉得这个电路并不是�定的Gm,但是可以推出在P1和N1前面的电路是 ...

semico_ljj

好像Sansen的书里有提及！

semico_ljj

附图，但是自己说不好！

lynker

好精彩的討論哦，Sansen的書確實是經典，第一次見就喜歡上了。期待大家的繼續討論！

zorro

很多書上有詳細解釋，如《Operational Amplifiers Theory and Design》By Johan Huijsing，或者Allen的書上也有，一般的解釋是在整個ICMR內�定輸入GM，以减小整體電路頻率補償上的難度。至于A/D、D/A中用到R2R-OP也很正常，正是因爲當中要處理的信號範圍太寬，單級輸入對（如單N或單P輸入對）不能覆蓋而已。

summer1982

精彩的讨论，现在正在学习关于放大器的东西。
电路图看的不是很懂！
1 K- `  y2 R+ R, f4 M8 K学习学习！

tuza2000

怎麼我看不到電路圖呢？？？？？？？？？？？？？？？？？？？？？？？？？？？？？？？？？？

tuza2000

原帖由 finster 於 2008-10-6 11:38 PM 發表
9 U% N0 m3 H4 Q0 T你的OP的電路還真是有點小複雜,我看了一下,有些地方實在無法弄清它是怎麼動作的
# m+ h8 d9 ?' u2 }* N貼上一份IEEE早期的rail-to-rail OP Amp的Journal paper
我們目前的rail-to-rail OP Amp即是採用這種架構,架構不難,也還蠻容易理解的 ...

0 n6 u2 t% s! X7 R' c
我想圖中的P6和你貼的論文中的用法一樣吧，就是floating class ab的biasing，只不過論文中的結構吧為floating class-ab biasing提供電流源的電路做了一些處理，這個文中都提到了，感覺lz的電路好像沒喲constant gm 的電路，不知道是設計的時候不需要還是沒有畫出來。

jerryyao

反正我的問題沒有引起熱烈的討論，只好回覆一下在下載finster的附件。

hoodlum

最近也需要了解rail to rail OP
( g: S5 o& S# `1 E; f+ ?1 n$ K5 I的設計觀念,這裡大家的討論讓我了解不少

garyinhk

看看大大的94年的論文~好久沒有接觸過了，有興趣研究一下~好想看看經典的opamp的設計~

hitxiaojun

看看大大提供的paper，增加不少见识！感谢大大的无私分享，谢谢！