請問op的一個輸入端接地為0電位，另一個輸入端電壓卻不是0，主要是什麼原因造成?

bancroft

最近設計一個op，增益可以到89dB，
phase-margin差不多70度，
2 T/ b' a( i5 G' Q2 f  H4 \不過-3dB頻率還不到1KHz，
接著我就去模擬此電路其它特性，
當我把op的正端輸入接地，接地端電壓設為0
) g/ F0 V& Y7 Q, A4 J/ e. @% f# R然後去看此模擬結果，負端的輸入端理論上應為0
不過似乎大約是0.6v，
會造成op兩個輸入端無法有相同電位的主要原因是什麼?
5 X. o' r/ P- y9 C應該朝哪個方向去改這個op比較好?
9 d& d+ B& o# @/ n5 k) H* R6 y7 U0 d
% }) _3 ?2 E$ U6 K麻煩各位了，謝謝。

ukyo

因為MOS沒有工作在正常區域，
7 P! T. ^$ ?, s9 f: c# N  J* L7 d所謂接地的意思，並不是真正接到地
/ Y# p( h1 T. g7 Q而是接到你的共模準位
（例如VDD/2）

ukyo

另外，OP的虛短路特性是建立在「負迴授」上
如果你沒有接負迴授，當然也不會拉在一起囉

yalon

換言之...
' B0 L% A  j. M% A6 U, \& N如果你的 OP 輸入端為 Vth = 0.x V 的 nmos ,
你給他 正單端為接 gnd.  
這輸入端  操作在 -off-
- t0 W* q9 q- [- Y那你的 op 當然不在正常工作範圍囉.

你再看看.... 給個 ac ground 的電壓去 sim 看看.
' j$ v& s* p- h  S; x. }+ J
* C. ?$ ]& \& x- [加油 !!

semico_ljj

可能零点不是共模输入范围吧！输入是NMOS管吗？PMOS的话输入范围包括0（gnd）