请教关于PLL的一个问题

lynker

最近工作闲暇的时候想学习有关LL的知识，刚开始有些迷惑，碰到一些想不懂的问题希望大家指教。
; H& D7 J+ a1 F9 e+ n  @! F1 e' s! x, GRazavi <<Design of Analog CMOS Integrated Circuits>> 第15章 习题15.5
采用异或门做鉴相器的锁相环电路，如果KPD*KVCO的值很大，那么该锁相环将锁定在Φin-Φout=π/2，解释其原因。
附件是习题的答案，我想问的问题是为什么VPD会在KPD*KVCO的值很大的时候会向纵轴下面移动呢？
( o# e4 B& G  _: R8 F! _

frankiejiang

因为VCO的控制电压很小，从FD的特性图中可以看到，
; E# J0 {0 Q- L+ h6 w最后会锁定在90°附近