buck设计中如何实现LDO模式？

szpz

对于一个降压dc-dc，正常工作模式为WM，但当输入电源电压从较高值逐渐减小到接近甚至低于输出电压值时，占空比需要达到100％，也就是进入LDO模式，以最大化其驱动能力。请问如何实现这一点？请前辈不吝赐教。
/ u# K5 C. U3 V
$ h8 K% i; ~: I( o
6 l- `: R& b1 D# `! u( Z0 S
1 e4 h0 T3 c3 [* t以下是 LDO 的相關討論:
Low Drop-Out Voltage Regulators
6 x0 m1 x3 Y+ L' ?& |+ hRincon-Mora 《Analog IC Design with LDOs》
) x5 m5 H, J; h8 k) D4 YPMOS Low_Dropout Voltage Regulator Introduction
LCD Driver 設計術語簡介[Chip123月刊資料]
The evolution of voltage regulators with focus on LDO[NS講義]
- |+ o8 H" I& x) f& ODesign of High-Performance Voltage Regulators
  q7 z' E) l0 u3 i7 c7 A* z?教有?LDO的??
7 _5 Z9 ?$ _/ `( Q2 @/ l  QLDO DC-DC分壓電阻的疑問(等比例的差異!?)
7 A1 n2 q6 `) y0 k; DLDO??
高?LDO ????！
/ E- V" a* s8 F8 [% Q+ x

[ 本帖最後由 sjhor 於 2009-5-15 06:52 PM 編輯 ]

szpz

其实实现方式应该就是switch全开，也就是100%，只是我不明白如何检测，检测到什么信号后将进入这种模式？请多指教