buck设计中如何实现LDO模式？

szpz

对于一个降压dc-dc，正常工作模式为WM，但当输入电源电压从较高值逐渐减小到接近甚至低于输出电压值时，占空比需要达到100％，也就是进入LDO模式，以最大化其驱动能力。请问如何实现这一点？请前辈不吝赐教。
! F2 I# i: k7 L0 s9 h2 j- d

( L9 S0 [) Y: a, G! U* F
以下是 LDO 的相關討論:
4 N5 e$ b% Q3 f' F0 J5 Z/ Q" X& eLow Drop-Out Voltage Regulators
  p& o: K+ M' ~& c% z& e/ I% z1 WRincon-Mora 《Analog IC Design with LDOs》
6 @% y- x3 M: ?6 N8 PPMOS Low_Dropout Voltage Regulator Introduction
LCD Driver 設計術語簡介[Chip123月刊資料]
The evolution of voltage regulators with focus on LDO[NS講義]
  k' l3 d9 ~% q& JDesign of High-Performance Voltage Regulators
?教有?LDO的??
! ~3 J1 ?) I' NLDO DC-DC分壓電阻的疑問(等比例的差異!?)
2 ?/ c# z7 u2 l& h9 \/ CLDO??
高?LDO ????！
$ {0 G6 r# O) h& Y

[ 本帖最後由 sjhor 於 2009-5-15 06:52 PM 編輯 ]

szpz

其实实现方式应该就是switch全开，也就是100%，只是我不明白如何检测，检测到什么信号后将进入这种模式？请多指教

alab307

1. 如果你設計的Buck是可以開100% duty的話
/ I" [1 M" J& }! v; A    根本不用檢測, 因為switch自動會全開
2 i% t' F# p* J; ]% L3 q, [' Q2. 這樣子輸入電壓會經過電感才到輸出, No Good
3. 可以用看FB, FB一直不夠的話就切到LDO mode
4. 此討論比較適合"電源管理討論區"