buck设计中如何实现LDO模式？

szpz

对于一个降压dc-dc，正常工作模式为WM，但当输入电源电压从较高值逐渐减小到接近甚至低于输出电压值时，占空比需要达到100％，也就是进入LDO模式，以最大化其驱动能力。请问如何实现这一点？请前辈不吝赐教。
* l7 u5 N9 Q9 ?: ~( {, C% L" H
; ~) Y7 C8 l" V' I9 v+ X
3 _7 z- s/ f1 J8 q/ c
; Z+ O4 u9 `5 v( u以下是 LDO 的相關討論:
Low Drop-Out Voltage Regulators
# y7 z9 X9 u! {; A6 }' V: oRincon-Mora 《Analog IC Design with LDOs》
+ _( S8 G; P& c9 H+ PPMOS Low_Dropout Voltage Regulator Introduction
8 o6 z* H! o, c' ~LCD Driver 設計術語簡介[Chip123月刊資料]
The evolution of voltage regulators with focus on LDO[NS講義]
& ~* j! H  w9 k' t1 ~Design of High-Performance Voltage Regulators
  l& D3 h0 g" d?教有?LDO的??
: Y( g3 P/ ?$ TLDO DC-DC分壓電阻的疑問(等比例的差異!?)
6 A6 }, P1 p* ]$ u; ^; sLDO??
& a2 G' {1 I) b3 `6 B3 K0 P) i2 j$ K2 ?高?LDO ????！
6 H& ^; V; t6 X0 M$ s
* o. b! p- y/ i& F
7 O" c9 b, ]& F7 k[ 本帖最後由 sjhor 於 2009-5-15 06:52 PM 編輯 ]

szpz

其实实现方式应该就是switch全开，也就是100%，只是我不明白如何检测，检测到什么信号后将进入这种模式？请多指教

alab307

1. 如果你設計的Buck是可以開100% duty的話
3 F1 A2 \, H8 H    根本不用檢測, 因為switch自動會全開
2. 這樣子輸入電壓會經過電感才到輸出, No Good
- O# ?- e& x6 h5 N* r9 }3. 可以用看FB, FB一直不夠的話就切到LDO mode
3 X8 J7 ~8 r4 b+ R. S  @3 f4. 此討論比較適合"電源管理討論區"