pipeline adc 的dnl及掉code問題

skyblue

12bit 54Mhz pipeline adc
$ v4 T# U* {8 I: {4 B/ w* r, Z' \11個STAGE
7 B. K0 L7 k1 Q5 Y4 l, R: Q.18   3.3V

9 S! t. Y7 M9 [6 \$ Vvin=  + - 0.8v
0 L; l0 N9 h, K" ^) I' ~  s
5 K$ y; S: i, s+ Y1LSB= 1.6 / 2^11
0.5LSB=0.39mv
  C& b2 A$ y: K: M1 m我使用fully的op ，cmfb的電路是電容架構不連續式的電路 ， 而 mdac是用s/h的方式
模擬   tt corner可以把單級DNL誤差小於0.5，而整級的誤差也在 1LSB以內沒有掉CODE的現象
$ i4 Z3 Z7 W* \3 d  c: o1 y  Q可是在FF及SS就會發生很嚴重的誤差
, }4 H4 w; L9 E( z+ I  A1 o# a想請問各為有沒有什麼方式可以縮小DNL的誤差
- C/ ]9 Y1 S1 [/ e
6 U6 v7 B1 [) a2 Y1 K; N我有去確認 OP的電流夠大也夠快
  M, i- ], G* P1 `7 M開關的方式是用  TG當開關
( Y, w' o6 q0 h. ~我微調的方法是調電容的大小以及開關的的W
但好像都沒有很明顯的降低DNL
且感覺並不是一直去調OP的輸出電流就能改善DNL
. @0 u( }9 [2 i( c也無法由調大 C的大小來減小DNL
似乎並沒有一定的調大C或把C調小就能明顯的改善DNL
不知道這一方面該怎麼去解決

monkeybad

TT沒有問題 跑FF SS有問題 那就表示OP設計的時候size沒有調好吧 沒有辦法cover到全部的範圍
( ~5 H, `' T& W2 c) a9 m+ ]3 d檢查一下看看是不是有MOS跑到linear region去了
2 Z3 W* m% o# R9 Q. z: X% u還有OP偏壓電路有一起模擬嗎 OP偏壓電路也是要檢查看看
8 f  L) @0 p4 f- h$ u% D. E一般在設計的時候 跑單級模擬 OP transient response在各個corner都要能settle到0.5LSB
, q1 V+ L  B. u. w2 G比較保險

yoyo0204

1.可能是寄生電容讓MDAC的gain error過大
; }& m. x8 j6 e1 s' Z7 K4 u! Z3 J2.有可能comparator 出錯