關於RING OSCILLATOR的問題~

averyer

各位前輩~

我想請問一下關於這個RING OSCILLATOR的問題~

如附檔~
9 x! ^1 N8 L  f" U1 j! z" d4 p% M
5 x+ m- b0 r7 {9 \! |; V因為目前不想動這個架構,想透過調SIZE的方法來使得對VDD的靈敏度會最小~
# V- s5 P' s) f0 f* I
4 I* m7 k. I9 E1 e2 H) O7 ?- G我目前調整是由調小中間INV的SIZE來達到,對VDD的靈敏度是有變小,不過卻怪怪的...

/ `6 P  Y/ o" B6 v1 u5 r; U0 d我RUN如下
+ k7 b, J1 O# [% Z4 nVDD
3.6V 8.4M
3.4V 8.8M
3.2V 8.5M
4 W. j1 D: Q9 y) o3.0V 8MHz
2.6V 7.5M
2.4V 8.2M
& c4 q# v; H# {; U
正常不是VDD由大而小,頻率不是要減小嗎?(我認為)

我的這個想法正確嗎?

! w7 {* ]$ E. r: g還是可以從哪個方向來思考呢?

VDD對這個電路的影響是如何呢?有公式可以推導嗎?
" e; F2 I, w% M* s5 E/ y% B
3 t; K/ I( o6 ?2 c0 f/ P6 {
請前輩們幫我看看~
8 Q+ L+ f. S9 I9 ^, Q, A9 v3 N0 {; b
0 e3 D$ K7 \" g謝謝

lance_cyc

你的模擬結果，頻率會不規律變化，感覺上有點奇怪。你要不要先確定一下，跑transient 模擬時輸出的頻率是否穩定了。
8 V! s' \& ]9 U- p) X7 Q/ q
一般來說由於VDD增加會使得delay cell PMOS的VDS上升，由於channel length modulation的影響，delay cell 充電的速度變快，
* K$ Y; ?6 c' b; T這也使得VCO震盪頻率會增加。

averyer

謝謝你的回答~
7 j: e) n+ O) M/ P- I# f- p
我的頻率是不穩定的,就算.tran加大到100us也是一樣,freq並不會隨vdd增加而增加,且我還有一個疑問,就是ring oscillator在穩定時,真的每一cycle的頻率都會相等嗎?還是會有誤差,我的模擬結果,會有0.2%左右的誤差...
這樣有問題嗎?

6 R7 l/ A# n7 n! g- F請前輩們在幫我看看...謝謝