|
ISE初階課程
4 Y1 {4 Q4 o2 U( oContents: ' X& F. ~% c* h6 R5 K/ h: X b
ISE design flow,
( c& K. }& q2 I% @& q8 Z- Cdesign constrain,
7 U/ a& ]0 }2 Y* G9 _( H1 ARTL / schematic design,
$ Z* Y; o9 O$ M/ y# Q! Z wFSM design and optimization, . l( Z8 Z& S4 g: T! ^# @
pin assignment.
4 O5 W* ^ [5 c. Z9 E5 P* E: ]( ~1 l6 q, {% r
ISE入門介紹,由RTL code 或schematic開始一個新的ISE project,了解目前最新版本ISE # r- |7 I3 w# U+ N! b: ]0 [: s
10.1的新功能,協助掌握ISE流程每個步驟是作什麼,並了解相關細節,指定FPGA腳位,到最後
$ V% I% h. h) s實際在FPGA硬體驗證。透過ISE圖形介面操作設計有限狀態機(FSM, finite state machine)9 b- u* x& W+ t/ L/ o& C
,設定ISE運算處理策略等。' g7 z; T6 U9 G0 V& R' h
+ R% N; e/ A, E1 v; D6 j+ p% D
ISE進階課程
* L/ H. D+ a9 J- D$ AContents:
6 }% G& o. i' x, Otiming constrain and reports, # _( E8 t, |) A
FPGA editor, 1 O, j+ i' f; V2 b
NGC / EDIF project! m) R+ G! `1 f3 [' N
% t0 t; a- N0 {8 V+ oISE進階介紹,了解timing constrain設定及如何讀取相關report得到必要9 d- `0 Y4 V2 S) @# Z" l3 Z
的訊息,讓我們可以增進設計的可靠度及效能。介紹ISE內FPGA editor軟體。, [; }6 a, s* q2 O% r2 y& t
1 I( s0 b/ y; H. [! V
4 b* |( d) E2 P! A$ b
3 A0 E0 U( v' J/ }( L2 y預計八月底台北開課(交通捷運便捷)
r1 |, C" S: n) f# N6 B/ d/ @1 W: h( v0 M/ l
若有意願報名者$ {! j7 O! E* H6 t! Q( o
/ |! A' _8 V4 f) Q& S0 ^; J0 X可來信洽詢~
9 p9 L0 E( H$ d" c! S C5 lflower18kimo@yahoo.com.tw |
|