|
ISE初階課程. ^3 S( n% T {1 u: S, t
Contents:
5 v; g/ L# @: i5 b4 q8 J+ g0 SISE design flow,
k: N; i% I& o7 V; L/ Pdesign constrain, D1 {9 w( Z) ^. |
RTL / schematic design,
2 I# a# y# Q% f/ e, j; UFSM design and optimization, # i6 U R! q+ ^- _+ J9 u# Y5 _
pin assignment. 5 e7 ~( ]/ ~$ I
$ T. r# s. w6 Q4 S
ISE入門介紹,由RTL code 或schematic開始一個新的ISE project,了解目前最新版本ISE
2 I, @: X1 A3 Y$ O10.1的新功能,協助掌握ISE流程每個步驟是作什麼,並了解相關細節,指定FPGA腳位,到最後' c5 O5 j; Q) S5 b5 f6 y9 |$ r9 D
實際在FPGA硬體驗證。透過ISE圖形介面操作設計有限狀態機(FSM, finite state machine)" A, L0 A6 U: _
,設定ISE運算處理策略等。8 R. R, x9 Z' y
0 }1 x: T: w& l$ Z5 sISE進階課程( z$ d$ m7 y& q
Contents: # k$ @2 B( x5 m9 G8 s
timing constrain and reports,
6 W5 t" y& T% s/ x2 K Y! ? ]FPGA editor, " k8 Q# R7 h" h9 g5 I
NGC / EDIF project
; Q9 ?3 b" n# m* h$ X s3 `8 _! r4 J& ~3 s
ISE進階介紹,了解timing constrain設定及如何讀取相關report得到必要1 l \1 F- D5 J" P$ p: N+ ~
的訊息,讓我們可以增進設計的可靠度及效能。介紹ISE內FPGA editor軟體。6 S' l- L8 T3 o3 y- Y* v! N$ i! E
" Q4 w$ M% u! Y4 G" x1 i |$ y
8 V% Z5 w6 t# v! |- N; P) Y" X
' m; @6 W( x) \# x" K
預計八月底台北開課(交通捷運便捷)
* H+ h- S2 }0 O
( `6 ~4 l; |: M6 L9 ?/ n若有意願報名者
$ d* T0 x, _; i3 w( y: N. N! g
可來信洽詢~/ G& R! t1 D2 U
flower18kimo@yahoo.com.tw |
|