|
ISE初階課程
) w3 e( b2 j5 M5 h& b3 x& e jContents: 4 ^0 b- t; \ e' z# @
ISE design flow,
/ U! |3 m, t/ n2 \, Bdesign constrain, / [7 N, m4 Y8 z+ q( `9 U0 U9 M
RTL / schematic design,
# x" L4 J" T: V5 A# n+ V/ fFSM design and optimization,
! N; t& t/ s- P+ g+ S& A" vpin assignment. 3 Z+ H7 L% y7 K4 \
/ W8 a2 W7 b7 G! p+ L
ISE入門介紹,由RTL code 或schematic開始一個新的ISE project,了解目前最新版本ISE
" p @5 k i# E3 D! f+ L9 w" N2 T10.1的新功能,協助掌握ISE流程每個步驟是作什麼,並了解相關細節,指定FPGA腳位,到最後
* Q, P" y o7 t; ~. q實際在FPGA硬體驗證。透過ISE圖形介面操作設計有限狀態機(FSM, finite state machine)
7 X2 j8 I/ ?* i,設定ISE運算處理策略等。
, m7 z: h$ C, h q2 K) I! }1 f9 m$ u
ISE進階課程
8 R( I( q- z f1 r' XContents:
7 L, A8 ^& t5 k( t! S+ S' Gtiming constrain and reports,
3 M$ z( y5 k$ p4 R3 JFPGA editor, ! Z) G. ~3 }( i* d0 }( f, m1 n
NGC / EDIF project! t4 r" j" `* L: b! L* o0 W
! G v5 E. `: S1 F6 }ISE進階介紹,了解timing constrain設定及如何讀取相關report得到必要9 U2 O" J5 h; [% i
的訊息,讓我們可以增進設計的可靠度及效能。介紹ISE內FPGA editor軟體。
) r9 P, W; }2 b& }( |- i! X$ d; ?* ]: _$ h
. |6 v" K: R0 Z; T) k5 ? L7 w5 f; i# y: k* T
預計八月底台北開課(交通捷運便捷)# Z. e. |; B$ _
9 e, J8 z( p3 x5 v5 r) W若有意願報名者" w# D# R( X; W# U5 a# |/ g7 ^+ \
# x7 o" z6 o) G- U% E
可來信洽詢~
* G5 {% r3 j. ?1 s! K6 F, nflower18kimo@yahoo.com.tw |
|