|
ISE初階課程5 f4 a9 c# Y# ?, q
Contents:
% i1 _/ A" Z, d% b! J$ B; W: B6 ]: TISE design flow, 4 v0 B# S0 D6 L6 U4 L
design constrain, : ~. X) R3 u+ t( Q
RTL / schematic design,
/ k% w9 W" ]# s3 q! ?FSM design and optimization,
( Q* j5 j% U6 l6 d, f P7 d% mpin assignment.
9 E# P& e( U( B9 V4 G: K# T
8 G* C$ b. j3 eISE入門介紹,由RTL code 或schematic開始一個新的ISE project,了解目前最新版本ISE , W U( R S/ ]: ]% H9 y* P# M. G7 H
10.1的新功能,協助掌握ISE流程每個步驟是作什麼,並了解相關細節,指定FPGA腳位,到最後+ J5 I( l: K0 D; [! G2 N' F! g
實際在FPGA硬體驗證。透過ISE圖形介面操作設計有限狀態機(FSM, finite state machine)
3 Z4 w3 c) L$ t" g,設定ISE運算處理策略等。
/ e( n; F" u2 ~- X+ D0 ?- N6 \1 ? [/ ~2 f5 R$ p0 Q% ?4 h
ISE進階課程- {) f* y! F; q, ~( {; @
Contents: 3 y1 p' C4 G3 M$ j4 K1 M
timing constrain and reports,
0 r: l$ U- j4 k9 oFPGA editor,
$ M% N; x" D q/ N$ {8 aNGC / EDIF project
& z+ Q* O% a6 @( C ]* g% h3 A+ k) Q
- ]& q+ E9 Y1 Z9 eISE進階介紹,了解timing constrain設定及如何讀取相關report得到必要
, y! K8 M3 _ }8 D$ }: W& X的訊息,讓我們可以增進設計的可靠度及效能。介紹ISE內FPGA editor軟體。; O$ @8 V$ O3 ~. j8 H; c
- Y/ \$ }, M( a" }+ Y2 S7 h8 S$ @
' o2 l7 U& x' L7 v
( J- b8 Y# p, n8 t/ Q0 P
預計八月底台北開課(交通捷運便捷); I9 i6 B5 g2 K W" J# z
3 P& k9 o7 @: l, v
若有意願報名者
# r4 S: D) ~. T0 }, W" y5 |2 |' k- h
4 f0 L/ I' i2 ^' `6 U可來信洽詢~1 F+ f( n" ~: L _/ [, S
flower18kimo@yahoo.com.tw |
|