Transient 與 DC 模擬結果不一致，是哪邊出問題？

shaq

我在設計一個 Bias circuit, 電路示意如圖所示。

! t* m! n7 d* |8 v% {. c) R+ e
1 G* L% `- F$ C! l0 H, m- vIref 為 bandgap reference 產生，我希望 Vo 的電壓為1.35v左右。

2 M# z( Q/ U* s! d我在 DC 模擬時，Vo 可得到正確的電壓。 但在跑 Transient 時，Vo 大約為 0.75v 而已

Bandgap reference 已加 Start-up, 由模擬時可看到 Vref 已被拉起到 1.0v，
此時，電流也產生出來了。

( t/ I7 i1 S; i8 n$ A/ r, o$ \但 Vo 的電壓就是與 DC 模擬時不一致，不知道是哪邊出問題 ...  百思不得其解啊∼

finster

你在跑Transient時,Iref的電流是否正常,因為有出來並不一定等於電流等於你在跑DC時所設的電流值
另外,你 Transient的時間設多少,會否電路還沒有穩定,把 Transient 時間拉長再看看

li202

這樣的設計不好
利用兩顆MOS的Vds來做偏壓是很容易因製程關係而跑掉的~~~

4 r: H. Q: l" J) L6 Otran與DC的收斂會不同，導致Vo的差異會很大
8 ?! x2 [5 H8 K7 q  H
[ 本帖最後由 li202 於 2008-9-8 11:56 AM 編輯 ]

sensing

這樣的設計VO容易隨製程變化而飄動, 因為M4 與M7上的電流決定了VO值,
5 q$ x* n& Z5 ]! q; O1 e但是此電流在這樣設計下卻是不容易穩定, tran. 模擬通常應該比較接近實際情形
(如果條件設的好的話)

yoyo0204

Bias circuit要輸出1.35V,可以加大m3 的length,讓m3的Vgs變大到1.35V,
在接出去