關於利用Hspice量測opamp的相關規格問題?

bancroft

最近正在嘗試設計一個op，所以對很多問題仍在學習，
希望各位不吝指教，以下是小弟目前遇到的問題
  C7 o( y, M! j' J
（1）要如何利用Hspice量測一個op最大的輸入和輸出擺幅，指令應該如何下？

7 w, D9 \# o) I' N8 N7 p（2）對於一個摺疊疊接的opamp，其輸入的差動部份，可以用NMOS或PMOS來構成，哪一種會比較好?
    如果使用兩組NMOS和PMOS的差動對來做輸入端部份，是否就稱作rail-to-rail的op，輸入擺幅應該就會比較大吧?

（3）關於量測op時，好像都會考量phase-margin多少的問題，應該就是
: _. V) s/ w  E& C) k: n! Y+ ~$ [2 F     量測時增益為0dB時對到的Phase再加180，不過為何要再加180?
    而所得的phase-margin的值又代表著什麼含義?
3 G3 l  o  ]! Y2 b
（4）設計op時，好像會在輸出部份加一個補償電容，這又是因為什麼?

小弟初入門op，正在學習中，所以問的太基礎，還請各位前輩多多包含，
5 v. V% H, c9 p) n% `8 I' D( a1 E麻煩了，謝謝。

ianme

你問的這些問題是書上很久以前就有的喔，所以看書會比較快。
) t) K8 U  {3 N1 X; v4 s* y1 W. s
1才是spice使用上的問題，而234的話書上有。

) N$ C% w! \- w/ a2的話大致上是這個意思，不過詳細做法不只這樣。
5 b8 S9 X( ^4 Q3 u. g
3跟4是同樣問題，關於迴授以及巴克豪森準則，看書吧...這個aelln裡面我不確定有沒有談到。smith中有迴授，巴克豪森準則查一下，通常都用-180吧?

bancroft

恩~~我了解了~~
我會去看的~希望能夠解決我的疑問
: C/ r( T7 \; }謝謝!!

averyer

hi~
2 m4 E/ W+ n/ k0 V' k
我以前一開始也會有這些疑問~

+ o4 N* }7 v& M不過學長介紹我一本書cmos analog circuit design(allen)
  d* h% N0 T/ \/ `" g6 a
% r$ x  D7 N$ Z8 a- I  Z/ G* v裡面有很詳細的介紹如何設計一顆opamp~

% c/ U! N+ O" K* a( ^" X; h, c包括你提到要觀察的的這些規格,都有詳細介紹~

4 C& d  A  y& j- N% N* L# M' M加油~