關於利用Hspice量測opamp的相關規格問題?

bancroft

最近正在嘗試設計一個op，所以對很多問題仍在學習，
希望各位不吝指教，以下是小弟目前遇到的問題
4 T5 ?# l" m: ?; B0 \, R
' K/ |3 O, `9 C' T5 V9 H（1）要如何利用Hspice量測一個op最大的輸入和輸出擺幅，指令應該如何下？
$ K8 i4 M- L/ q( Y
$ V8 g  D+ f0 e: O/ q4 J（2）對於一個摺疊疊接的opamp，其輸入的差動部份，可以用NMOS或PMOS來構成，哪一種會比較好?
/ w0 Y+ w/ s+ s, L3 m1 V( G9 }    如果使用兩組NMOS和PMOS的差動對來做輸入端部份，是否就稱作rail-to-rail的op，輸入擺幅應該就會比較大吧?

: S# P7 S( j# j+ I( y! c: |（3）關於量測op時，好像都會考量phase-margin多少的問題，應該就是
9 G6 m9 r; R: z7 ~3 x/ ~  {     量測時增益為0dB時對到的Phase再加180，不過為何要再加180?
% E, d% V( y  R- T. x" d    而所得的phase-margin的值又代表著什麼含義?
" b1 F: a* `: N7 \
（4）設計op時，好像會在輸出部份加一個補償電容，這又是因為什麼?
4 M7 Z+ h7 Z( v* U% t
小弟初入門op，正在學習中，所以問的太基礎，還請各位前輩多多包含，
麻煩了，謝謝。

averyer

hi~

* w) ^& Y& O- |: x$ ~+ M! t1 [我以前一開始也會有這些疑問~

不過學長介紹我一本書cmos analog circuit design(allen)

裡面有很詳細的介紹如何設計一顆opamp~

2 `2 Y+ {! v7 E  \) N: z包括你提到要觀察的的這些規格,都有詳細介紹~

) u& X3 d& `$ I# g3 C" V; Q) E* f$ x加油~

bancroft

恩~~我了解了~~
& c/ R+ ]) V: q' @& K5 P我會去看的~希望能夠解決我的疑問
. O9 f0 |# {! z0 ^6 T$ v謝謝!!

ianme

你問的這些問題是書上很久以前就有的喔，所以看書會比較快。

" r: B! s; g; D, c0 M! q1才是spice使用上的問題，而234的話書上有。
" K9 v1 C/ W% m8 n. i4 @
2的話大致上是這個意思，不過詳細做法不只這樣。

3跟4是同樣問題，關於迴授以及巴克豪森準則，看書吧...這個aelln裡面我不確定有沒有談到。smith中有迴授，巴克豪森準則查一下，通常都用-180吧?