|
回復 2# 的帖子
ISE跟Quartus II的schematic檔都可以轉出Verilog/VHDL code, 只是轉出來的code只能跑FPGA flow, 所以若沒要搭配3rd party的synthesizer或simulator的話, 直接拿schematic與 native tools(即ISE/Quartus II)就可以了, 就沒必要轉了
. q! t* X) \$ ]7 _2 g2 Z. G0 S) A' |
不過既問在這個版面, 應該是問FPGA flow的居多吧!
! L9 t2 b* C+ A) r% X, ?$ h3 z6 |# Z2 F6 c7 L! y2 i$ {/ x
轉的方法:
/ y4 m) ^1 I' D" \5 A1 zQuartus II把畫好的bdf檔save好後, 直接File>Create/Upatde/Create HDL for current file' g4 w/ ~& A3 w8 ~
ISE把畫好的.sch檔save好後, 進行synthesize-XST, 即自動會產生 .vf 檔, 就是轉出的東西8 b& Z2 ?- y/ e M1 ^! k. N4 j, u: y
9 A: i0 \- n! u/ {8 y: e[ 本帖最後由 sieg70 於 2008-8-4 07:53 AM 編輯 ] |
|