|
回復 2# 的帖子
ISE跟Quartus II的schematic檔都可以轉出Verilog/VHDL code, 只是轉出來的code只能跑FPGA flow, 所以若沒要搭配3rd party的synthesizer或simulator的話, 直接拿schematic與 native tools(即ISE/Quartus II)就可以了, 就沒必要轉了1 q. ?( \& l/ a+ e( B
5 d2 r6 _7 M& b& V( [5 W不過既問在這個版面, 應該是問FPGA flow的居多吧!
5 H1 _0 i. ]1 f" W9 A+ }- d8 R" n% G" E
轉的方法:( [ O& k# u. G0 ?/ m* s9 B% O
Quartus II把畫好的bdf檔save好後, 直接File>Create/Upatde/Create HDL for current file
; r+ e5 f P. _* yISE把畫好的.sch檔save好後, 進行synthesize-XST, 即自動會產生 .vf 檔, 就是轉出的東西
: |; T p. s+ F' T: c0 m2 n! ]- Q& _! L( i& A/ }. V! J* B. f
[ 本帖最後由 sieg70 於 2008-8-4 07:53 AM 編輯 ] |
|