如何design dac?

averyer

各位前輩~

+ ]( v% G4 L0 h3 @" [我現在正設計一個dac(3bit),雖然有看了一些data和書上的介紹~
& f) N" f. k6 c- Q. U" K* R9 k% s
5 z, G' L) N8 F8 b不過畢竟理論是理論,但真正要設計一個dac,到底是要如何進行呢?

+ _2 u% A4 w3 Y/ K% N/ Q/ u譬如* 我的輸入要如何給?
8 C, q/ _0 ^, S8 d6 p3 y( S   * 要如何知道輸出是我要的?(是要simulation書上提到的dnl,inl...還是...?)
! Q6 T! U) z: |+ h  [5 {   
5 _" F$ a9 l3 t, B) x3 g9 n4 ]實在是因為實驗室沒人在做這方面的研究,所以根本不清楚要如何開始啊?

請有經驗的前輩~能給我一些建議...

finster

這種問題還真難回答
DAC是把數位碼轉換成類比電壓的電路
4 S+ j5 h$ n% S9 s- u所以輸入信號是數位的"0"和"1"信號,亦即0電壓和VDD電壓的數位信號
而你是3-bit DAC,假若輸出的最高電壓準位是1V,1個LSB=1/(2^3)=0.125V,換算為
4 M/ p8 i- o. m- U; S- l' U000  -->  0.000V
001  -->  0.125V
010  -->  0.250V
# F, V- c  L* A- b! w  ].          .
.          .
* Y" @7 c9 n3 H( N8 B111  -->  1.000V
  q$ {, P/ t+ N4 d  D& `! I你先藉由INL和DNL來計算出DAC的特性和轉換準位是否正確,然後才去計算SNR,SFDR,THD等參數

averyer

感謝finster的回答~
3 m6 V. q  Q4 o4 v* Z
關於這點我大概知道~
6 b' {+ [* |) G5 P) L2 A$ S
現在因為從學長那�得到一個電路,不過是很久以前的電路~
' q. }$ ~( [) Q
我有拿來跑過,不過對電路還是有些疑問

* mcel1,mcel3,mcel5...mcel26是把他當成一個電阻嗎?
* mcel2,mcel6,mcel8...mcel25則是switch吧?
* 我給da0b~da7b的輸入後,為什在00000000不是在0v呢?
% @$ S; f" a( W: }* 這個電路應該是current scaling dac 吧?
/ A( Z& a& h2 X7 J* 在mcel16,mcel21,mcel23,mcel26應該是當成保護mcel15,mcel19和mcel24,mcel25的元件吧?

) Y$ A, K7 `! e- s+ i% K+ p我總是對電路都不太確定,只知大概~請各位前輩在幫我解答一下~麻煩各位了~謝謝

finster

我稍微看了一下電路
1. mcel1,mcel3,mcel5...mcel26是把他當成一個電阻嗎?
   嚴格來講,並不是,這是採用current scale的cascode架構的DAC,上面的那顆MOSFET是用來增加阻抗用的,你可以視它為一顆電阻並沒有錯,因為的它的作用類似是一顆電阻,不過,更正確的講法是這顆MOSFET是要提供一個由外部的bias voltage所產生出一個DAC所需的current
. E, L% s' k7 k+ C: ~% P  T( Q$ b
) {" x! M* U. b9 E1 G+ J2. mcel2,mcel6,mcel8...mcel25則是switch吧?
   是的,你可以這個樣子看它並沒有錯,不過,建議把上面兩顆MOSFET看成是cascode架構會比較完整

3. 我給da0b~da7b的輸入後,為什在00000000不是在0v呢?
   建議你在DAC的output設initial電壓為0V,如此一來應該就會是了

4. 這個電路應該是current scaling dac 吧?
   我沒有看到它的size比例,不過,若從電路架構來看,是的
: r0 r2 L5 U; t4 H' O8 \6 N% D
5 R$ m  O3 L) j5 e7 I1 J5. 在mcel16,mcel21,mcel23,mcel26應該是當成保護mcel15,mcel19和mcel24,mcel25的元件吧?
   不是,誠如我在第一點所言,你要把它看成是cascode架構以及上面那顆MOSFET是在提供一個由外部的bias voltage所產生出一個DAC所需的current,當比例值已經大到有點離譜時,一般的作法是串接MOSFET來減少電流值(另外一種說法是增加電阻),不過,因為電路圖有些字並不清楚,所以無法很正確的判斷,若由我以從的電路來判斷,上面的MOSFET的Gate應該要接同一點電位會比較合適些

averyer

hi~

/ o. b8 u- P$ _* ^) a( H謝謝finster的回答~

1. 從mcel3,mcel5...mcel13的比分別為32,16,8...1,但怎麼感覺和current scale不太一樣啊?
5 `# k# A) [# ?7 n- P+ o   因為mcel1,mcel2組成了類似inv(有什作用呢?)
7 N" j( A2 e! i' @6 c
2. mcel21,mcel19,mcel15,mcel16,mcel26,mcel25,mcel24,mcel23,mcel22,mcel20,mcel17,mcel18又有什用途呢?
   (因為我覺得current scale應該不是只包括mcel3~mcel13這部分嗎?)

3. 假如mcel1,mcel3...mcel26是提供一個所需的current的話,納這些mos不就都需要工作在sat.嗎?
$ m: Z; s+ n9 r# {# p- O  L
  g: |; c  [- [- P, L8 ~8 g! dp.s 除了幾個mos的gate是接dac7b~dac0b,其餘mos的gate都是接到同一個reference voltage上...

對電路概念不是很清楚,所以又要麻煩各位大大的幫忙了,非常感謝~

finster

附圖是我以前作10-bit DAC的簡圖
在LSB部份採用6-bit binary code的current switching架構
這種架構是很常見的方式,你可以在很多IEEE Journal或者conference paper中找到,下面是2個PMOS作為code switching,上面則是作為bias current, channel length則是採用2進制的比例變化
$ o+ h4 J+ C% @' s% S請留意它的length size的變化

averyer

finster版主你好~

我最近試了一下,也對你提的範例研究了一番...

你舉的例子我也在一些paper裡看過,也大概知道一二...
. c$ e$ `$ g; A5 s/ Q
不過因為我的重點依舊是我所發問的範例(我老闆希望我用這個電路來做dac)...

/ y: s8 `/ z8 D: G) q/ S# g目前run的結果...

0 ^0 G1 @' _; \如上述的圖..
& `5 u% ?; [1 b5 P* a! a
*. mcel1,mcel2的功能是做什用的呢?
( C% _: O; E( r# l- F4 F4 l*. 在dac7b(128)~dac0b(mcel20)給11111111(因為是pmos)cout應該是0v...但模擬結果卻大概在1.7v左右,而在00000000卻大於  
    vdd.試什原因呢?
7 i& ~. g+ a/ w2 x; T請各位前輩看看,給點意見...
- U0 `: ?2 r, k* F4 I9 Q" y
! D' u% k+ F4 }4 C' G, {非常感謝~

finster

*. mcel1,mcel2的功能是做什用的呢?
9 \, x* a2 N, l2 x/ k   這個要看你的輸入信號和DAC的關係為何
你的圖太小,有些字無法看清楚
另外mcell1和mcell2的輸入信號和其他cell的輸入信號有相關嗎??
2 i' I; @) a/ A. b+ i7 o若有,那關係為何??
若沒有,那控制mcell1和mcell2的信號腳何時動作,對DAC的影響為何??它會干擾到DAC的輸出信號嗎??它的波形又為何呢??

" ^8 ?( ?( V$ g0 C" R
*. 在dac7b(128)~dac0b(mcel20)給11111111(因為是pmos)cout應該是0v...但模擬結果卻大概在1.7v左右,而在00000000卻大於  
) M& N; i. H! \2 e% O    vdd.試什原因呢?
你在輸入11111111時,有其他路徑的電流流到電阻嗎??
你在給11111111這組CODE時,有沒有在輸出電阻端先設initial value,另外,你在跑11111111這組code時,總共經過多少cycle??
上面這些情況都會影響你的輸出電壓值,要先確定才能夠回答現象
而你給00000000這組code卻會超過vdd,那你的1LSB的電流為何??輸出電阻又為何??是在一開始出現呢??還是在多少個cycle後出現??
另外,你的vdd是幾伏電壓

averyer

感謝FINSTER版主~

1 M% ^7 e4 G' [我在另外付一個檔案...應該比較清楚了~

, W8 h( D7 q5 h; o我的VDD=3.3V
: ]% V% A" N4 ]9 _" V* G
$ [# `0 J, \. A我認為是MCEL1和MCEL2在輸入11111111時,會再提供一個電流給輸出,所以輸出才不會為0V,只不過我不知道為什要再另外加這一組MCEL1和MCEL2?

; P4 V2 u, V# Z  m( a& G麻煩FINSTER版主在繼續幫我解答一下,非常感謝~

finster

原帖由 averyer 於 2008-8-12 06:14 PM 發表
感謝FINSTER版主~

8 a$ c! e5 G8 N. S( z$ P, A我在另外付一個檔案...應該比較清楚了~
! D) w/ m2 O! c3 V
, v7 z( U$ ?/ K; `# q( S我的VDD=3.3V
  i& ]$ F5 Y* G2 V" y( u0 L
我認為是MCEL1和MCEL2在輸入11111111時,會再提供一個電流給輸出,所以輸出才不會為0V,只不過我不知道為什要再另外加這一組MCEL1和MCEL ...

8 |) J& v7 E% M3 N, G  q4 {' B

3 T/ R: i/ R! U" `' M; ^你的解釋是可以成立
不過,這樣一來你就要特別留意從11111111變成11111110時,analog voltage是不是為(1LSB+電壓基準準位)
DAC是把digital code從00000000從11111111的碼變成analog voltage,如果11111111時不是在0V,那它應該在某一個自我所設的類比電壓準位,然後所有的analog voltage會從這個電壓準位隨著digital code的增加而增加
! g  \7 B5 \* X- M/ D/ V6 a) y
2 S5 N% |1 {3 U" s' X, S. Z2 h9 f不過,從你前面的描述來看,11111111時模擬結果卻大概在1.7v左右,而你的VDD=3.3V,我不知道你1LSB是多少mV,不過8-bit共256階,這個樣子就很危險,你的code在接近00000000時會很嚴重失真,可是你又說00000000卻大於vdd,這個樣子的現象很奇怪(因為那表示你的輸出電壓會往vdd回灌電流),很不合電路原理,除非你MCEL1和MCEL2只有在輸入11111111時才有動作,不過,這樣子一來,就完全不符合DAC的電路原理和精神,而且,也沒有人會這個樣子設計DAC,尤其當你在測INL/DNL/SFDR/SNR/THD...等參數時,DAC的performance會很差

averyer

hi~

* \- [. g! Y1 o$ J% H謝謝finster版主的回答~

& C$ D& h; {/ m我照這個電路來看,我不確定說我的對它的理解對不對,但我在給11111111時,

) |4 E1 c2 o- }$ U7 G7 N* l) T$ p他輸出不是0也不是mcel1和mcel2所產生的那個電壓準位,反而是為vdd(最高電壓)...
  A3 w- |1 v! `  x
且在00000000時,它的輸出是所有da7b~da0b上最小電壓....

((例如 da7b產生1.7v,da6b產生2v....da0b產生3.3v,輸出卻為1.7v))
  {/ j% F! a6 H( ]4 }1 }* j
給11111111時的輸出也是如此....

我是猜原本學長給我的這個電路的下一級是不是需要推動某一cell,需要位準在某一個壓降上,
- i4 f( ?  ^" f( U( N% g9 G
4 H; _; D6 [8 j6 N所以才要mcel1,mcel2來在11111111時產生一個電壓....
3 L' k7 u$ W% [0 z
麻煩版主在費心幫我想看看了~非常感謝...

finster

從你的描述來看
你應該先弄清楚你學長當初用DAC這個電路的用意,又或者先把DAC的前後電路特性和規格弄清楚
8 [# o$ a* _8 [因為從你的說明來看,其實這個電路特性很不像DAC,而你學長大概又為了取一個比較體近這個電路又好叫的名字,所以把這個電路叫作DAC
/ s8 D7 s* f' k* b; R- n我在前面所言,DAC是把數位信號轉成類比電壓或者電流,每一個數位碼都要相對映到相對映的類比電壓或者電流,而且它的增加和減少都是以2進制的變化而增加和減少
7 s  G1 ]7 N8 Z6 D! J, m& U) r; u故而,11111111應是最小(從你的描述來看),然後往上以2進制的碼來增加,但你的電路特性卻沒有照這個特性來走,很顯然己經脫離了DAC應為的電路特性
所以,我個人覺得你這個電路應是近似於DAC特性的電路,但實際上並不完全是DAC,但為了方便跟老板解說,所以就直接取名為DAC,也因為如此,所以一直無法以DAC的原理來解說為何在11111111以及在00000000的情況會如此奇怪而不合DAC的動作原理
$ m/ c" A5 n9 }我個人比較建議你把這個電路和下一級電路合在一起看,並弄清楚下一級電路需要怎麼子的類比信號來作處理,又或者在你負責的系統中,這個電路功用為何?先弄清楚,不然,我真的覺得你會因為要把這個電路用DAC的原理和運作特性來解釋而卡住

averyer

HI~FINSTER版主謝謝你

我學長要找看看這個完整的電路,他也不確定...所以我基本上經過這些問答,我大概知道整個DAC要如何運作及如何去模擬它了...

8 E4 ?3 k" W1 l我也試這其他比較基本的架構來實驗,也大致都OK了...非常謝謝你的指教~