詢問Calibre的LVS如何判斷layout中MOS的D和S呢?

icekao

最近在跑layout的LVS時
) H& o3 O9 R- X6 K. F- ?. o軟體總是會將我的MOS的D和S判斷相反所以netlist接腳都會發生錯誤
& {' E: ?) [2 ~不知道他的判斷依據是什麼呢?
試看高低電位呢?或者其他
; Q" K7 ^! i' p2 c& x$ Y& d( K另外...LVS自己抓到的MOS接腳明顯和我畫的layout接腳不一致應該要如何解決呢?
LVS除錯真的是門高深的學問呀
/ d1 s/ l. R# Q% w請各位大大幫忙解惑了
, ^1 D5 c  Q% G+ m9 l感激不盡呀....

lyj65102897

我觉得Calibre是不会判断错误你的D和S的，因为MOS管的D和S可以互换吧
% t1 P9 E+ b4 l* ^. l肯定是layout的线接错了
我以前也经常以为是Calibre认错了
% \. A* a- _8 Z. B% p结果都是我的线连错了
我觉得Calibre认定D和S是从layout的连接上来判断的

henk_zxd

樓上說的是對的，Calibre是根據layout的連綫來判斷D和S的。
$ N1 }# [# E- m: C* r8 o% y應該仔細檢查一下自己的連綫是不是有問題。

icekao

layout中是否有哪些技巧可以避免LVS抓錯接點呀
  q' s" |  I# S' e7 Y3 D像我layout中明明已經接到VSS去了但是LVS又抓到接點為VSS2去了

12345

可以,像非對稱MOS(12V以上會有),S和D是長不一樣,那只是看LVS COMMAND FILE怎寫,蓋個DUMMY層,還是可認出,有的RF的MOS在PDK有的有蓋dummy來區分,S和D

arthur03226

原帖由 icekao 於 2008-7-14 02:47 PM 發表
layout中是否有哪些技巧可以避免LVS抓錯接點呀
: _9 h) Z7 [2 f' r像我layout中明明已經接到VSS去了但是LVS又抓到接點為VSS2去了

# t5 Y3 L/ m( U- u套一句以前老前輩所說的一句名言，電腦是不會出錯的，有錯一定是你錯。
你先檢查你VSS是不是跟VSS2 short了，比較實際。
psub layer蓋了沒?

sergio

  

我個人也是認為 D S 的分別是由 CONTECT 去區分
你在去CHECK 你的CONTEC 囉
LVS REPORT CHECK 順序 :
1 SFOTCKECK
2. short Report
1 B; `/ M4 p" c8 g: Y, w3.LVS Report
1 K; g3 V  `( w( V5 u3 d" D8 x這樣順序解完.....我想你的LVS笑臉就會浮現ㄌ...ㄏㄏ

dickafaf

我也認為是你的接線錯誤...
0 [3 y8 {3 K+ J6 E讓LVS認諎了....
8 f9 x& k4 n1 f. y; k: ?- m
6 V4 P) @# [# q+ T: x0 u! I( \所以你要查一下電路...

icekao

小弟經過各位的建議..
0 |: k0 w. R! U* v逐一修正後..
9 W6 t( t6 e$ [3 `3 Z7 g0 H  \. c; B, R終於跑出那可愛燦爛的笑臉了...
  l' h0 C# m; K. @' b非常感謝大家