自強基金會【工業局補助】CMOS原理、佈局與設計(Lab)

jianping

97S138

( A! R7 E) b* q7 @介紹CMOS設計原理、CMOS積體電路的基本佈局及設計與模擬。雖然各種高階系統合成設計方法，在今天System on a Chip (SoC)的時代中躍為風潮，但Fully Customer Design仍是實現積體電路設計的基礎。本課程提供了專業、完整的豐富教材，強調理論與實作並重，以理論5週、實作5週的比重隔週交替進行，期使學員在短期內，能對CMOS積體電路的設計原理、佈局與模擬，有一基本認識。
# E! \* b# i) p- c
※本系列課程為工業局補助課程，名額有限，敬請把握機會。
/ E" N9 [- h6 m. [/ V
大專以上非電子電機相關的理工科系畢

理論課：
1.Introduction to CMOS VLSI Technology
! C% o* h/ x  @3 g0 i! m; s2.The Metal-Oxide Semiconductor (MOS)
3.Basic Introduction to CMOS Process
: G* |* x9 F3 g, f9 ]7 F4.Circuit Characterization & Performance
# Z2 s3 Z& v4 VEstimation
5.Basic CMOS Circuit and Logic Design
6 V5 b9 z' L6 {( W' G& D6.High Speed Digital CMOS IC Design (Optional)
5 m' |' s, g5 e1 s. N+ _7.Low Power Digital CMOS IC Design (Optional)
實作課：
1.Introduction to UNIX Instruction and Cadence Design
- H4 K7 k' f( y( g) a+ |+ ISystem
- s+ x" |5 n  i0 q/ M3 R: y2.Logic Symbol and CMOS Schematic
3.Basic Digital Circuit Simulation Using HSPICE and Spectre
% g8 r/ R2 O: _; h4.CMOS Layout & Design Rule Checking (DRC)
4 N! W- M5 U% `0 F( U4 U5.Techniques of CMOS Layout
2 M7 l+ X9 Y1 s- j' ?4 g6.Hierarchical Design Concept
$ Z+ ^' \; [, t' `: t6 b7.Extract and LVS (Layout vs. Schematic)
/ L4 ]# `+ C# z- f* B% V8.Dracula: An Off-line Verification Tool (Optional)
9 E/ G, k6 U7 C1 ^
2 y. ^/ i& T& s0 g' u
9 C, f  K3 Z" T3 Y自強基金會 專業講師

, H( {9 s9 V% M: e. k6000元
! h2 Q3 v5 G: P2 F1 k, p1 f
8 a7 H" \& t2 m* g/ ~+ c. z30 小時
5 P% W" ?) t+ l6 G" S2 {
2008/06/20起，每星期(五)，共十週，18:30~21:30   
4 ]. J8 |5 H! F' z
新竹市光復路二段101號研發大樓  

經濟部工業局

03-5735521#3213 謝小姐 mayhsieh@tcfst.org.tw  

報名方式，繳費方式，證書發放，常見問題與解答  
4 t. S/ u' |! V4 G7 I3 |
CMOS-1.pdf，需加入會員才能預覽 ，   
" G" Y6 j6 `8 L+ q; o
) i+ G2 o4 O2 ]# i7 @, x※本課程採用Unix Workstation工作平台，一人一機，含上機實作5週。
* i8 y0 r3 S  K>※本系列課程為政府補助課程，今年僅此一次的優惠，名額有限，報名從速，敬請把握機會。
※因工業局補助課程，故不適用其他優惠方案。但消費金額可累積紅利點數。<<活動詳情請參閱本會網站「會員紅利積點活動辦法」>>
  I! V8 ]7 C4 g※若遇不可預測之突發因素，基金會保有相關課程調整及講師之變動權
, e( `- Y; Y/ Q※課程費用：含稅及講義。