run lvs時的嚴重大問題~狂急~

averyer

各位前輩~

我的layout到後面再跑lvs時竟突然發現~

netlist的mos size改變後,但layout上不變,lvs竟然也會過~

6 X  ?6 T3 K" u7 c這是什問題阿~我有畫一個簡單的inv也一樣相同結果~

$ H# g3 e; t! G5 H是command file要改嗎?還是calibre需要設定什麼?
+ `0 J2 k( c% A
" W! m1 l2 O+ B- s( \; y我完了~

/ n% z" v& M& ^/ W. ?. R請各位前輩幫忙一下~拜託了~

averyer

hi~

& @& b$ H" R4 a( H) o我看command file裡~沒看到有描述check尺寸的部分~
; d0 Y1 K" |( G( Y, q# B
) m5 y8 z0 t- ]- `, y1 ^5 y能請在講詳細一點嗎~大概是如何描述這方面的訊息呢~
2 I! S% m1 N9 m5 |. p' F8 u
非常拜託~謝謝~

averyer

嗚~嗚~
* K5 Y, U1 Z5 I' }8 [8 O4 s
還是一樣~
' l# I% d8 F; J. ~2 n" i; R! B; c
$ r! y" v$ K! C* R+ V+ S* ^. L我把command file貼上來~請在幫我看看是不是有哪裡漏了阿~
' Q# q$ D+ P$ \+ y
SOURCE PRIMARY   "chip"
SOURCE PATH      "./test_chip.net"
3 Z$ k1 {8 x5 E9 g  rSOURCE SYSTEM    SPICE
9 @: i, F$ L( H. g+ q& S
5 M! X) K* S+ I8 ], }! ?4 P# x4 E1 {LAYOUT PATH      "../chip.db"
LAYOUT PRIMARY   "chip"
LAYOUT SYSTEM    GDSII
7 L5 S$ P' X! @3 V3 I
LVS REPORT   "lvs.rep"
' n5 E, M& i1 `0 x6 VLVS ABORT ON SOFTCHK YES
- I( }$ m! ?" b) N' Z& C5 J& RLVS REPORT OPTION S
" I9 \* v  r8 O  y
//LVS SPICE CULL PRIMITIVE SUBCIRCUITS YES
LVS WRITE LAYOUT NETLIST netlist.spi
) K5 P* H3 ]4 ?3 l  L
PEX INCLUDE LUMPED L1 N_C R1
PEX REPORT LUMPED NONE
: \2 x0 n" {+ j; a8 tPEX NETLIST LUMPED "change_cell.lumped" HSPICE LAYOUT

PEX INCLUDE DISTRIBUTED L1 N_C R1
PEX REPORT DISTRIBUTED NONE
PEX NETLIST DISTRIBUTED "change_cell.dist" HSPICE LAYOUT
PEX NETLIST SIMPLE "change_cell.simple" HSPICE SOURCE
# Q9 `0 B" y' F1 D- \% D$ }% c* \  }
MASK SVDB DIRECTORY svdb query   
! j' X, O/ g0 u; N% K: o
EXCLUDE CELL "eo064k8fcl4" "pvpp" "pvss" "pvdd"
9 L3 B8 B0 R; L, f SOURCE CASE YES
) I7 @( `& A; N LAYOUT CASE YES
LVS COMPARE CASE YES
LVS GLOBALS ARE PORTS YES
' O2 E% D! L4 R; g4 P- S& f6 ?/ n. [ LVS SPICE PREFER PINS YES
LVS PROPERTY RESOLUTION  MAXIMUM ALL
2 @  P6 l7 \& F' V. V1 `1 v* b6 X
# o- v/ T3 s9 C$ o) bERC KEEP EMPTY       NO
ERC MAXIMUM RESULTS  1000
ERC MAXIMUM VERTEX   199
. l1 @8 z# t/ EERC CHECK TEXT       COMMENTS RFI
, F  u* G* w2 y1 }& f/ t
LVS POWER  NAME "VDD" "VCC" "EXVDD"
LVS GROUND NAME "VSS"  "GND"
) w3 d8 G# X4 Y# B: }: lVIRTUAL CONNECT COLON YES
6 K. V' `# f! F# h2 m/ f$ X
5 `' s$ \4 T- N: M9 @9 p3 o+ {! t$ o
3 }  s* n  w! U' c0 ]' n/ xLVS ALL CAPACITOR PINS SWAPPABLE   YES
LVS IGNORE PORTS                   YES
1 L& F4 z0 `& FLVS CHECK PORT NAMES                   YES
. {. j, O1 h' Z9 P( G+ zLVS ISOLATE SHORTS                 YES
2 e& m/ R4 j1 w6 h
LVS REDUCE SERIES MOS              YES
+ o' o- [' r1 V7 `LVS REDUCE PARALLEL MOS            YES
: I0 s. ~" c/ e; ?LVS REDUCE SEMI SERIES MOS         NO
LVS REDUCE SPLIT GATES             YES
- a* x% {0 N/ ]! ?4 FLVS REDUCE PARALLEL BIPOLAR        YES [ EFFECTIVE EV_AREA EV_AREA=SUM(EV_AREA) ]
LVS REDUCE SERIES CAPACITORS       YES
2 W  \4 ~: _& f1 ~. K3 E( }; CLVS REDUCE PARALLEL CAPACITORS     YES
LVS REDUCE SERIES RESISTORS        YES
LVS REDUCE PARALLEL RESISTORS      YES
LVS REDUCE PARALLEL DIODES         YES

$ R' a" R" G: qLVS RECOGNIZE GATES                ALL // ALL or SIMPLE
LVS ABORT ON SUPPLY ERROR          NO               

" P  k  S5 M- Y5 I( J( ^//LVS FILTER D(DN) OPEN            
//LVS FILTER D(DP) OPEN

LVS FILTER UNUSED MOS              YES
$ |+ S" t( z% O. `LVS FILTER UNUSED BIPOLAR          YES
LVS FILTER UNUSED CAPACITORS       YES
LVS FILTER UNUSED DIODES           YES
LVS FILTER UNUSED RESISTORS        YES
8 D5 D' E# L; e: @  }9 D9 |8 ]) kLVS FILTER UNUSED OPTION           AB AC AD AE AF RC RE RG

# |$ i4 U8 [4 W# I7 _  z4 QLVS EXPAND UNBALANCED CELLS        YES
5 k3 |1 v" w' k
PRECISION                          1000
0 l$ x* C% @" wRESOLUTION                         1

* I) e( }% g* p6 c5 n9 j( tUNIT LENGTH                        U
* d0 W! r9 G! w8 B( fUNIT CAPACITANCE                   F //FF
UNIT RESISTANCE                    OHM

5 C* ~. `6 z! F3 |' p1 t/ _; W: s9 RFLAG NONSIMPLE                     YES
1 \" V9 s  J, V- b- c& K+ p6 v; WFLAG ACUTE                         YES
2 |# W* z! m$ p  v) \( I. j! p+ eFLAG OFFGRID                       YES
FLAG SKEW                          YES

DEVICE MN(N)  NTR  NTR(G)  NSDN1(S) NSDN1(D) PWELL_B(B)
TRACE PROPERTY MN(N) W W 0
) I$ c& l7 l; p6 mTRACE PROPERTY MN(N) L L 0

DEVICE MP(P)  PTR  PTR(G)  PSDN1(S) PSDN1(D) NWELL_A(B)
3 G3 \8 G  q3 Q  y+ HTRACE PROPERTY MP(P) W W 0
TRACE PROPERTY MP(P) L L 0
) T. a; S  x6 A) _" R
8 c9 L0 F1 M) q( M& ~5 l& T! Y4 e請各位大大在幫我看一下~拜託了~