請教有關調folding_cascode 放大器的訣竅

st80069

上面是在下正在做的差動放大器，正遇到瓶頸中...冏
在下初入門，設計跟理論之間有極大的差距.....
( C7 U5 X6 ^) e& Z1 T在下私心的設計方法，讓M1的電流愈大，則GM愈大，M4，M5的電流愈小，則ro愈大，
所以努力調整小Vb1讓|VGS1|的值愈大，調小Vb2讓I5愈小，
6 V' |1 z# d6 e8 v& h0 c/ i6 o9 [7 A等到M1到了飽和與triode的極限的時候，再調小vb3至適當值
. C7 V9 W% T4 c3 p8 g2 y- F
增益是有如在下所預測的上升，不過....頂多卻也才達Vout/vd = 120....
但我的差動放大器想要作為運算放大器用，甚至要運用在regulator上，增益必然要K以上的單位吧(莫名的肯定)，
在下使用的是65nm的製程，所以VDD是1.2V，
而我VCM的值則是固定在0.6V，
看別人範例的OP，也都是把VCM固定在VDD的一半，所以在下也有樣學樣，但卻也不知道原因，
3 w; C  i) x+ r: s/ d, _
所以有幾個問題跟訣竅想請教各位大大，
1.VCM的值真的需要固定在VDD的一半嗎??
; f9 R% B8 D- f3 W
5 D/ v! y8 ]& D2.folding cascode的OP，大大的步驟都是什麼?先調整Vb3，在碰Vb1，再調Vb2?然後再考慮是否調寬長比?
* F  C$ z) t/ h0 e' E- }! `
) n9 u( d9 m( z" j$ O/ v- v8 \: B3.寬長比初始都是先怎麼設的?例如我就會先設所有MOS的L都一樣，之後只調W不碰L....

' @" C4 U) l+ V/ k# f大大可以跳脫出我的問題自立一格的回答喔~~因為可能我的問題在大大們面前是等同大學生看小學題目一樣...
希望各位有經驗的大大不吝指教(跪拜)~~

st80069

PO上小弟的hspice好了
3 L/ h+ H% U4 w1 _5 F' t***********folding*************
0 R8 R$ p6 u7 S. o: {.prot
.lib 'xxxxx.lib' TT
. d( [! L% ^* _, A+ r5 w.unprot
3 M  t) t5 R8 X! Y5 U, M! X.globle VDD
9 h& F6 }/ D# r2 ^" L.param Lp=0.5um Wp1=5um Wn2=1.2um Wn3=1.2um Wp4=2um Wp=8um
; B1 a# G; O5 N- l, C) {+ G***********description****************
* ?5 {( o  y- i4 ]% [5 A*****************
VDD vdd gnd! 1.2V

$ v" f1 ~# x, M* V% zVB1 vb1 gnd! 0.74v
+ p! J( C: C0 `6 }# z; S% rVB2 vb2 gnd! 0.4v
4 i- _- y# n4 j5 K% w1 sVB3 vb3 gnd! 0.38v
8 T1 z/ G3 N' T* j
VCM vcm gnd! dc 0.6v
VD vd gnd! DC 0v AC 1v sin(0 0.5 10k)
+ ?' {; }+ F9 P* s( `* I*VC vc gnd! DC 0V
4 m. d; z( M! ?; l9 GEIN+ in+ vcm vd gnd! 0.5
; B1 t$ l. ]8 p1 A3 z8 rEIN- in- vcm vd gnd! -0.5
*****************

( G9 S3 \. J) t/ tM1 n1 vb1 vdd vdd xxxx L=Lp W=Wp
6 }- j/ L/ z: R" WM2 n3 in+ n1 n1 xxxx L=Lp W=Wp1
" _! y+ L4 Q9 I& t, k6 i9 iM3 n2 in- n1 n1 xxxx L=Lp W=Wp1
M4 n4 n4 vdd vdd xxxx L=Lp W=Wp4
M5 nout n4 vdd vdd xxxx L=Lp W=Wp4
M6 n4 vb2 n2 gnd! xxxx L=Lp W=Wn3
M7 nout vb2 n3 gnd! xxxx L=Lp W=Wn3
6 O0 b7 O+ I" }9 M" y1 O* ~M8 n2 vb3 gnd! gnd! xxxx L=Lp W=Wn2
M9 n3 vb3 gnd! gnd! xxxx L=Lp W=Wn2

***********analysis*************
0 P: ?: r0 d; d' P0 v3 G( Z9 b: N************output**************
.op
- V* z  a4 M9 x.option post
( m. k# Y$ ]( Q5 y: ~4 E* S.tf v(nout) vd
.end

/ T5 J- m9 ]  G4 ^6 z# H      v(nout)/vd                               = -115.0583
) c1 h6 J) \. k6 b) F      input resistance at             vd       =  1.000e+20
& C% b; X9 U3 H/ S      output resistance at v(nout)             =    1.0725x
/ J* e: h2 d$ P' {2 ^增益只有115.... 要怎麼才能升到1k以上勒??

[ 本帖最後由 st80069 於 2008-5-18 02:02 PM 編輯 ]

st80069

原來如此...原來是到極限了...
因為小弟的解釋跟說明，造成指導老師誤判成後面的部分屬於LDO，
結果反而調不出我要的值，
小弟也跟同學討論了許久，以為會不會那張圖就是整顆OP，所以也開始試著從two-stage的方向下手

5 ?6 Y4 p5 c2 g4 V) ?! f
多虧有vince大大的肯定，小弟才敢放手去做
5 W1 p3 [" Y/ P% g/ O; R) N' ~
. m1 K/ _' }6 w; m+ h0 Z不過，現在卻又遇到個難題，
電壓值該怎麼調，或者W/L該怎麼分配，
才能讓Mdrive的部份便成SATURATION??
4 @" h! \- k9 A7 b+ G* _  h5 `調了整整一個下午，linear就是linear，說不變就是不變....
M5的VDS怎麼壓就是壓不下來~~~在煩請大大指教囉~~謝謝~~

st80069

謝謝mbission 大大，所以調W/L就可以改變VTH?原來vth會這樣改變的...嗯嗯，我明天去實驗室試看看。
5 C/ R: O( m, H, R謝謝hiyato大大提供的PAPER......
回vince大大，
load預計是SRAM ARRAY，是作為SRAM的供應電壓用。
% M9 i& p. q+ Y6 Y. K剩下的...恩，也不太清楚，似乎是自己設計....
3 G8 _( y& u" }6 Z- z! o$ C( }% o) k, ^所以...就想說先以增益為目標....
  ^0 }# M, d9 `# U6 q
[ 本帖最後由 st80069 於 2008-5-21 12:50 AM 編輯 ]

st80069

咦?
: h+ |5 R. k; N2 W話說剛剛才發現，小弟忘了把同學的帳號登出而po文......
5 h9 x  Q+ _+ ?2 ?1 z. x' f(昏頭)
  Z/ Q: G: x8 L; Y2 }  ^/ c) U( b抱歉抱歉....
) }8 Y- g) v3 y, ?5 afinster大大說的....是指沒有MD和MC時的設計嗎??
恩...那應該是我的寬長比設計的問題了...
6 X& W. |% N" K我重新再重推做一次...
- u* f2 d/ f/ N5 [( W- S1 z
[ 本帖最後由 st80069 於 2008-5-22 09:51 AM 編輯 ]

st80069

喔喔~~漏了感謝kgbriver的建議，因為這是專題上面的指定....
& A" ~& E+ C- Q1 _3 u小弟才疏，怕亂修改會影響後面的設計，所以只敢乖乖仿學。
- s9 F9 _" S* E很謝謝kgbriver的寶貴意見~~~
看finster大大的解說，
8 y8 d) a5 G/ S- V發現OP的學問，還真是多....
0 [1 c# x: n- g" M8 ]7 p6 s唉...小弟新生入門，很多問題，還請各位大大們不要見怪~~~很謝謝大家~~
# C8 v- y* Q0 K$ o& j
) I  s2 Y, k% V+ h從上面感覺起來，finster大大是先給定電壓囉，然後如果沒達到飽和，就只調W/L比?
  Q* f! m6 Z: W' e
恩.....原來如此...
今天發現了一個問題.....小弟的功率真是省到了一個極點....
5 J; R4 H) x0 P/ s, O電流總共才20u....致使M6，M7的gm小的可怕，增益因而不能提升....
" @% c5 |# C% p: X6 @也就是說，如果能維持電流情況下調升W降L把gm7上升10倍，就能達到60dB了，YA~~
結果失敗....
真是牽一髮而動全身....一調就全部變樣....SAT，LINEAR都要重新....
' q0 |8 J  Y* N3 W, f7 S5 c! x大大們的精粹，小弟一時還真是難以上手....真是對不住啊....(慚愧)

st80069

原帖由 finster 於 2008-5-21 02:03 PM 發表
! k/ j& L6 k$ y  A) j# G如果你是用wide range的fold-cascode OP,我覺得op的gain應會超過40db,一般我設計的fold-cascode op大概都可以到達60db以上(在ss corner)
而且,照公式推導來看,output阻抗是從輸出往上和往下看,現在你的p-load drivi ...

: V2 I  @: @+ W2 S0 i! W嗯...3天來測試發現...結果，如果只有一級，那電流鏡那端的電流就必須極小，彌補不夠的電阻，不過...卻也為了彌補...結果導致gm7的值極小而必須加大w，或者固定小電流，gm7ro7(ro9||ro2)同時放大寬長....
哀....然後面積就變得超大超大....

st80069

好煩啊...已經第4個禮拜了，但還是調不出來，有大大建議上面加head，不過...很怕改了之後，會影響內容...
努力調了很久，目前進展是增益，446，約53dB.....始終達不到60dB...
6 ^* b" M5 {- w' n8 P而專題本身是沒規定60dB啦，之所以會認為60dB，是因為下面這張圖。

7 G& V, |& O- r" W+ r0 j1 {9 }- Y穩壓器的設計得到CVDDH的穩壓值....
而小弟看過有關穩壓器的PAPER，如果Mdrive的電流增益為gmp的話，
則需要A*gmp >>1，所以私心認為A需要60dB，

5 Z+ s. [4 k; ~; o* R是我想錯了嗎??
謝謝各位大大不吝指教.....
(已經調到好想哭的地步了....唉唉唉)
(如果真的需要60dB，那我明天趕快改成兩個head好了)

st80069

被最後一句嚇到了...folded cascode OP要作到60dB是很簡單的一件事...(慚愧)
之前曾經弄過0.18製程的，N-type input，VDD=1.8V，High Swing的電流境接法，不出兩天就調出來，上達70dB，面積也小，有足夠PM和SR...不過，卻是亂調出來的。
5 }/ J1 L1 ^0 x' w現在改成更小的製程，N-type input，VDD=1.2V，且有vth小的優勢，但上頭只有一對電流境，寫公式估大概，花上4個禮拜卻只有失敗心得...(心情超沮喪的，超悶)
" k  N8 c9 J4 D6 c7 g2 Z/ q, Y' n
Vref是0.6v。
4 L1 {& U$ P1 g1 M( |如板大命中，P-TYPE是最佳的設計。
3 T  k. Z2 i' Y
, l) J. C0 U4 J4 {& O還有，謝謝版大的PM，
; t0 S) g3 x* k1 A8 p版大的PM內容真的有讓我開竅很多東西，又讓我有信心起來，
- X: u# c& F; T7 ^1 G對照之前版大的回覆，指的是再疊一級電流鏡採wide range做法(應該就是類比說的High swing一樣吧??)，
明早就趕緊來做做看，好想趕快去實驗室試試這樣的做法~~期待~~
0 S4 {6 A% c+ G4 W7 Z1 k9 _
4 N0 u, }8 S! j******************為何會調不出的心得：******************************
9 O, @7 V. H, o9 O- h4 n公式：gm2*( (ro5)   ||   (gm7*ro7*(ro2||ro9) )  )
( J6 H9 ?* f7 D因為電流鏡那端只有一級，
( r5 |8 o! Z  R) _也就是往上看的ROUT只有一個ro5，
為了避免ro5過小所以一個方法是放大L另一個就是縮小電流I，
. I2 E* Z# V6 B! s9 M+ r而，L5已取7um(太大了吧)電流還必須維持2uA以下的情況ro=2M，
* d* o  `9 H1 [9 k% E
往下看是gm7* ro7*(ro2||ro9)，卻也因為電流過小，
gm7*ro7照公式看來會隨著電流下降而上升，
但，上升不大...試著放大寬長，沒有明顯的變化。

2 l# y3 ~: }) V' I6 P且，ro2||ro9也因為輸入端跟最后的匯流端的電流很大(一開始我定70uA左右)，
& _6 A, ^/ o4 C" g  e4 J導致ro2跟ro9變小，雖然gm2有1.2m，但並聯後增益只有400多...
+ s  L7 l4 L% j2 K6 w(此時的寬長已經為了拉拔到400多大的不太像65nm製程會做的事了....)
既然gm2無法放大了，不如放大輸出阻抗ro2跟ro9，也就是降低輸入及匯流端的電流...
當然gm7*ro7值不變，ro2||ro9也如期上升，卻gm2的下降大於ro2||ro9的上升，
9 U& ]- v! Y  k/ s3 l增益當然就愈來愈小。
*******************************************************************************

4 z, C2 @, W( o[ 本帖最後由 st80069 於 2008-6-4 02:56 AM 編輯 ]

st80069

謝謝，很感謝monkeybad大補充，目前已經開始動手做這樣的設計了。
咦?shaq大的問題是??
如果樓主指的是我的話...小弟好像沒提到PSRR的問題XD...雖然之後還是得考慮...
& ]' @9 g; I( a, y  {  _2 h
怎麼每個大大建議後面都會補個「容易」兩字...這....這......真是太神了.....

st80069

psrr

3 F/ X6 ^  u9 H1 e! P! ^" u+ u9 `icmr
  Z% U, R6 ^- s  b1 s* Q

増益是1.135k  約60db
2 j& g5 q# z4 m: y# d( K
" K7 w  l4 m. S不過，PSRR好小，
& ~" [. k# W: K* ^# }  R且ICMR也不大，
) ^- W1 D" r" ?8 n這樣夠run LDO
% x! \) B& k( s' B; T/ S或者運算放大器嗎??

請問，又該如何才能使那兩個往上升哩??
0 Q6 ?) }  o/ G! Q& O) G0 j感激大大們不吝指教，謝謝！真的非常謝謝~~

& ^0 c% C7 }# M[ 本帖最後由 st80069 於 2008-6-7 12:29 PM 編輯 ]

st80069

我的OP phase一直調不高
請問是因為我沒家輸出電容的關係嗎
5 V# W% Y8 g% P* [/ A" c/ g5 M* {我加上輸出電容，發現phase變高
請問有什方法可 ...
( q+ F# I- Q  D  X* ]st31400 發表於 2009-9-28 02:04 AM

1 h& m) G+ g0 n# O0 f/ j
7 F& \1 @) K" J( c! J' {    通常是需要最後掛上輸出電容才模擬的phase，因此主極點由最後電容決定。
( _( R6 Q. [* s6 `' x, _; }2 ~$ E7 \  如果不掛上的話，就尋找電路中可能出現主極點的位置，就已這篇的fold為例，位置在電流鏡的節點上。然後根據計算主題的公式，調整gm或者電流去改變。