設為首頁收藏本站
開啟輔助訪問 切換到窄版

Chip123 科技應用創新平台

 找回密碼
 申請會員

QQ登錄

只需一步，快速開始

Login

用FB帳號登入

搜索
1 2 3 4
Chip123 科技應用創新平台»論壇 › Chip1 -- 基礎元件 › Analog/RFIC討論區 › 請教有關調folding_cascode 放大器的訣竅
12345678910... 11下一頁
返回列表 發新帖
查看: 250594|回復: 208
打印 上一主題 下一主題

[問題求助] 請教有關調folding_cascode 放大器的訣竅

  [複製鏈接]
st80069
跳轉到指定樓層
1#
發表於 2008-5-17 01:46:19 | 只看該作者 回帖獎勵 |倒序瀏覽 |閱讀模式

) ^, f8 p/ D' Q上面是在下正在做的差動放大器，正遇到瓶頸中...冏
, Q4 i: _0 d; b. {7 e4 m9 o1 C在下初入門，設計跟理論之間有極大的差距.....
* B/ @3 l+ H3 q. y6 M在下私心的設計方法，讓M1的電流愈大，則GM愈大，M4，M5的電流愈小，則ro愈大，# }! a. b6 ?) P& h$ E
所以努力調整小Vb1讓|VGS1|的值愈大，調小Vb2讓I5愈小，
# b# v$ o  H; i等到M1到了飽和與triode的極限的時候，再調小vb3至適當值
/ }* K5 d' q5 \$ r! o
* g3 b$ `3 D1 o. V7 Q4 S增益是有如在下所預測的上升，不過....頂多卻也才達Vout/vd = 120....
6 b- F# o1 W* N- l: p. k但我的差動放大器想要作為運算放大器用，甚至要運用在regulator上，增益必然要K以上的單位吧(莫名的肯定)，
3 U! a& @$ H3 v! Q& W0 C* v7 t在下使用的是65nm的製程，所以VDD是1.2V，& N; _4 N  u6 Z; P: A: |* Y+ w
而我VCM的值則是固定在0.6V，
5 d9 o2 f4 Y+ L7 }/ S! U看別人範例的OP，也都是把VCM固定在VDD的一半，所以在下也有樣學樣，但卻也不知道原因，
' p; `2 O  ]! J, ]1 f0 D* D9 z/ C' @4 U! Q
所以有幾個問題跟訣竅想請教各位大大，4 {/ q0 ]! {# B( ^3 |, N8 c! `+ E
1.VCM的值真的需要固定在VDD的一半嗎??
9 Z- Y+ Z' u  G: V5 q& A0 P2 [
& Y; Q" M8 I3 ?9 l2.folding cascode的OP，大大的步驟都是什麼?先調整Vb3，在碰Vb1，再調Vb2?然後再考慮是否調寬長比?* L" r$ R+ h* N1 X8 S
5 `  Y7 L& E& d* @0 j- i+ A$ w
3.寬長比初始都是先怎麼設的?例如我就會先設所有MOS的L都一樣，之後只調W不碰L....9 t7 V7 ?5 E3 J8 L7 {
2 f( ^; p8 @+ C3 V' X$ R& A
大大可以跳脫出我的問題自立一格的回答喔~~因為可能我的問題在大大們面前是等同大學生看小學題目一樣...
% v6 X9 [7 J0 V% d. ~  U0 V希望各位有經驗的大大不吝指教(跪拜)~~
分享到:  QQ好友和群QQ好友和群 QQ空間QQ空間 騰訊微博騰訊微博 騰訊朋友騰訊朋友
收藏收藏2 分享分享 頂頂131 踩踩 分享分享
回復

使用道具 舉報

hiyato
推薦
發表於 2008-5-20 20:35:33 | 只看該作者
有看到香港大學Philip K. T. Mok教授的paper裡面有出現過，; j9 w" H! Y' N# U+ P
附上他的paper讓大家研究看看。( z; L. U7 t0 {) b1 Y
遊客，如果您要查看本帖隱藏內容請回復

本帖子中包含更多資源

您需要 登錄 才可以下載或查看，沒有帳號？申請會員

x
回復 支持 1 反對 0

使用道具 舉報

st80069
3#
 樓主| 發表於 2008-5-18 13:53:39 | 只看該作者
PO上小弟的hspice好了% H3 ~- u5 \# Q' h+ c
***********folding*************
& j& K3 z4 R/ P8 t* z$ s.prot( w# m# J  x6 r* L0 J1 \
.lib 'xxxxx.lib' TT; X, D% Z, @( Y. H
.unprot
" }) ^: S' |# |0 A  {6 q# I.globle VDD
: B! n% x+ x1 S8 [' }.param Lp=0.5um Wp1=5um Wn2=1.2um Wn3=1.2um Wp4=2um Wp=8um. j+ }; ?9 d, |0 S7 [- e
***********description****************
% O$ q" ~2 j- y5 s7 X- H7 ?/ r' B*****************' E% \) x+ l, i  W8 A
VDD vdd gnd! 1.2V! h" X/ t- V) S8 H
. q% B! s) S' B1 b7 `+ ]5 U3 x* A
VB1 vb1 gnd! 0.74v
* E0 ?3 ]; U3 Q! X' K$ AVB2 vb2 gnd! 0.4v5 o( \/ i9 M- D5 ?# e  Z) |
VB3 vb3 gnd! 0.38v
* \% G( T/ E& ~# u% Q& A* L0 J5 G  C6 N; y+ D# K
VCM vcm gnd! dc 0.6v; `: l9 M$ W8 i1 E5 H
VD vd gnd! DC 0v AC 1v sin(0 0.5 10k)
$ h! ?8 t8 `  ~7 D# A*VC vc gnd! DC 0V
2 x* G; _3 L( [: \2 Y9 `/ BEIN+ in+ vcm vd gnd! 0.5! \. Y5 s* t  R1 O- |9 D1 h8 ~* q0 a
EIN- in- vcm vd gnd! -0.54 R, u% l! B. V8 f  o) K: x& U
*****************  l" \) J* @2 I( o7 O

. {9 E1 z) w  x% X% m; N9 _7 jM1 n1 vb1 vdd vdd xxxx L=Lp W=Wp
, ^, y/ L- C: L! j4 l- l/ v" {0 CM2 n3 in+ n1 n1 xxxx L=Lp W=Wp1
* e' [" U) _3 A" R2 FM3 n2 in- n1 n1 xxxx L=Lp W=Wp16 u# L2 m" h8 W+ B: r
M4 n4 n4 vdd vdd xxxx L=Lp W=Wp4
0 \. j3 |9 m; j( H' JM5 nout n4 vdd vdd xxxx L=Lp W=Wp4, `5 n5 R( C/ M$ N
M6 n4 vb2 n2 gnd! xxxx L=Lp W=Wn3
, s0 [5 }# T5 ZM7 nout vb2 n3 gnd! xxxx L=Lp W=Wn3# n2 T& o! U' Q& H
M8 n2 vb3 gnd! gnd! xxxx L=Lp W=Wn2
5 H- v$ P+ _% I8 `& P, IM9 n3 vb3 gnd! gnd! xxxx L=Lp W=Wn2
3 a7 ^- T3 P' P6 N. L
( |$ V1 w; }# j7 f9 X***********analysis*************7 u# r7 S! z1 u' V
************output**************; x2 I) G' F/ a% {  `2 }- s
.op% k; z8 M' e5 x1 _
.option post& {7 z8 ~+ i. T, d- m1 D
.tf v(nout) vd: P9 j# T  d5 R3 D2 p, G
.end
) L9 `  x3 l+ H/ K/ g; {" x" ^# A: ~, O$ I% G
      v(nout)/vd                               = -115.0583 * v; R- N* d0 s4 ~, [5 r
      input resistance at             vd       =  1.000e+20# n% C% q1 B1 L* ^
      output resistance at v(nout)             =    1.0725x, R5 p/ l4 @4 p
增益只有115.... 要怎麼才能升到1k以上勒??" c1 |+ o0 g7 e* F2 r

3 j7 D. M% r$ Q[ 本帖最後由 st80069 於 2008-5-18 02:02 PM 編輯 ]
回復 支持 反對

使用道具 舉報

vince
4#
發表於 2008-5-19 23:28:39 | 只看該作者
one stage op with gain 40dB $ l- m' D( V( t2 v
差不多極限了
回復 支持 反對

使用道具 舉報

st80069
5#
 樓主| 發表於 2008-5-20 00:08:52 | 只看該作者
原來如此...原來是到極限了...$ w, {2 ]% ?# `4 j3 d: M
因為小弟的解釋跟說明，造成指導老師誤判成後面的部分屬於LDO，/ V; m; ]$ J3 V. Z0 R: d9 J  M
結果反而調不出我要的值，: T! |& S& Q2 t  j  u4 q4 F
小弟也跟同學討論了許久，以為會不會那張圖就是整顆OP，所以也開始試著從two-stage的方向下手
  @. K0 R, B% C4 B8 {* a
) L+ i& t4 D; m8 R- q4 J
  e" E$ M& t4 ^6 P# \# i" _& a多虧有vince大大的肯定，小弟才敢放手去做8 D9 O9 q. {. A0 K. S
7 F! r/ P7 J9 R  c
不過，現在卻又遇到個難題，4 F* E+ f8 L( B# X6 K2 J; \( a" q
電壓值該怎麼調，或者W/L該怎麼分配，
' v0 I% q1 \! J0 K. ^; S才能讓Mdrive的部份便成SATURATION??
3 K) a. X  e' _7 H調了整整一個下午，linear就是linear，說不變就是不變....
: {0 c' }7 Q5 r% DM5的VDS怎麼壓就是壓不下來~~~在煩請大大指教囉~~謝謝~~
回復 支持 反對

使用道具 舉報

6#
發表於 2008-5-20 09:49:38 | 只看該作者
MDRIVE的VGS電壓會depend on負載所需的電流(如果負回授成立的話)$ M0 K& S  {3 W( r, m
看起來你是MDRIVE的SIZE(W/L)不夠大,導致你要驅動負載時,GATE電壓會一直往下拉# z1 y( ^. z, }6 W/ w9 [# K+ s
你可以調看看
回復 支持 反對

使用道具 舉報

vince
7#
發表於 2008-5-20 11:21:02 | 只看該作者
能不能說明一下regulator的load是什麼?* ~6 }9 ?4 b; i: C7 U
因為看起來是IC內部的power
3 f7 t) j, K( X) w+ a8 R& G6 y& m需要多少電流?4 ~" x: _2 y1 S6 e
regulator 的load regulation spec是多少?3 A/ \% @; |$ H
第一級OP bias電流多少?
  L$ ^1 E! o2 t7 O這樣比較好提供意見　
回復 支持 反對

使用道具 舉報

kevin
8#
發表於 2008-5-20 22:05:47 | 只看該作者
thank you for sharing this material

評分

參與人數 1Chipcoin -3 收起 理由
sjhor -3 敷衍回覆！所有回覆內容都是一樣!!

查看全部評分

回復 支持 反對

使用道具 舉報

st80069
9#
 樓主| 發表於 2008-5-21 00:46:38 | 只看該作者
謝謝mbission 大大，所以調W/L就可以改變VTH?原來vth會這樣改變的...嗯嗯，我明天去實驗室試看看。; ~  W. X& J1 Q" o  N- A+ c. D
謝謝hiyato大大提供的PAPER......3 A) j- o/ \7 P
回vince大大，& E. U! p# L6 r/ w
load預計是SRAM ARRAY，是作為SRAM的供應電壓用。
" d; \( T& {, w, J4 m0 J) F剩下的...恩，也不太清楚，似乎是自己設計....: N. {' O6 z) _# X, s
所以...就想說先以增益為目標....* U: a$ d2 ?6 V! d

) a* g' `' B3 Q[ 本帖最後由 st80069 於 2008-5-21 12:50 AM 編輯 ]
回復 支持 反對

使用道具 舉報

10#
發表於 2008-5-21 09:46:59 | 只看該作者
有資料可以參考嗎?# M7 E7 f$ N8 C% O! @
感謝大大們的分享~~~~~~~~~~~~~~`
回復 支持 反對

使用道具 舉報

11#
發表於 2008-5-21 09:50:07 | 只看該作者
output應該可以往上再疊一級PMOS load,gain 會不只40dB吧 !!+ O/ V4 T2 `+ {- M, [2 Z
當然會犧牲headroom
回復 支持 反對

使用道具 舉報

finster
12#
發表於 2008-5-21 14:03:22 | 只看該作者
如果你是用wide range的fold-cascode OP,我覺得op的gain應會超過40db,一般我設計的fold-cascode op大概都可以到達60db以上(在ss corner)
; f6 d6 s1 r) o而且,照公式推導來看,output阻抗是從輸出往上和往下看,現在你的p-load driving只有一級,而n-load driving卻有兩級,這個樣子會變成往上的阻值比往下的阻值小很多(除非你在size部份己經留意到了,而且己經調到最佳化的情況)& ?+ }. \3 N8 ?. R4 L
不然,gain值應該會被限制住,而且是被p-load driving給限制住,如此一來,不管怎麼調,應該都會被限制住
回復 支持 反對

使用道具 舉報

vince
13#
發表於 2008-5-22 00:14:10 | 只看該作者
1. finster說的是對的  可是以你的應用不應該再把PMOS cascode來增加gain* M( T5 S$ \9 ~8 n& J+ N% F
   原因是kbgriver所說的  ! z9 ?, \0 @7 c7 n5 a
2. 以你的應用來說 你不清楚load current 是多大 甚至你的load current
; @/ O% t; l. K! m# `% I6 ^8 E   是會一直變的 當你的load current 太小的時候 cascode 的pmos應該會跑進linear region
) \9 d) R5 x% e5 j) U   做了也是白做  e' c3 p1 G* t# Y
3. gain大有他的好處  可是over design只是增加自己的困擾
: m) G0 j8 }; N# O3 F- V   所以你應該是要去算一下你到底需要多少gain
. i& A% l9 Y* z4. 如果你是學生  而這個不是你論文的主要部分 + \' M- D' G( E7 \6 X& y: v# o
   那我會建議你用更簡單的架構
4 T2 n# o" _6 O8 W8 X; {   甚至把frequency compensation 改成用外掛大電容的dominate pole compensation
8 r& A* l, O0 Q' A/ ^7 S2 P   除非你的很清楚你的load是什麼  你的頻寬是多少 不然你目前的compensation是有危險的
( w: a7 ^& ?$ V1 b5. 你的VCM就是你的Vref 不是1/2 vdd9 L3 c* d* j0 g7 p9 `+ z* N  X
6. W/L 不是三言兩語可以說完的  不過  少用最小L就不會太離譜了' X. o* Z4 h) ^' k
7. 指導老師誤判  =>  你有找對老師嗎?? 找沒經驗的老師做類比電路  請保重$ C4 `( @$ V% c' _
8. 今天話有點多  不好意思
回復 支持 反對

使用道具 舉報

14#
發表於 2008-5-22 09:03:41 | 只看該作者
XDD1 [8 {: d- b( m7 a* n
不會拉，vince大大見解非常的寶貴唷！( X7 U2 s, y  Q6 \
更謝謝finster大為我提供的建議，
: A6 U! v0 y/ ]0 G7 U, v看到各位大大為我解答，讓我求助無門的情況下感動非常了4 {1 h1 m4 T0 h" a6 `
恩，我現在就試試各位大大的方法，跟建議，7 F" U' M) ~8 K
我試完後的結果再跟各位大大報告！, z2 ^) D) D" Z4 Y# _
謝謝大大們的不吝指教....
3 d, ~) N) V/ o6 k) w; s(話說....我的專題老師....可是很強的老師....與其說造成他的誤判，還不如說他因為趕時間，而我的意見又很多，他反而覺得都有可能，只是他傾向試上面的方法...對老師真是萬分抱歉啊)
8 \# D0 G9 F% T  v5 l% ?" u
+ M0 H0 {6 S' v9 T# q' t恩恩~~~對喔~~~Md處的地方，看RAZAVI後，就TWO-STAGE來說，應該再底下再接一個NMOS，給他負載，並且提供電流...: Y0 E; t* B$ h1 B7 q
而我這部分如果以TWO STAGE的觀點來看...好像根本不會有直流偏壓的樣子....
. Y; b. z( z2 l+ P& G% v: a% p6 T除非如vince大大說的知道LOAD的大小跟電流經過...而小弟LOAD處，是顆sram...( `0 T% ^9 \4 M5 ~, i' B. q
小弟由此推得...後面是LDO當接OP正端回授後的產物了....哎呀呀~~~& e3 a6 p* O2 W+ _# J
& [& u, T9 j0 Y- T4 h
[ 本帖最後由 squallscer 於 2008-5-22 09:42 AM 編輯 ]
回復 支持 反對

使用道具 舉報

st80069
15#
 樓主| 發表於 2008-5-22 09:46:01 | 只看該作者
咦?" M; D$ K9 o! i
話說剛剛才發現，小弟忘了把同學的帳號登出而po文......6 X6 E4 [( u1 g$ i8 M
(昏頭)
, \6 l" M5 u/ A6 w; c# k/ s抱歉抱歉....5 ~. ]$ f( ~& k, W7 k# w3 I$ S* S
finster大大說的....是指沒有MD和MC時的設計嗎??& G& h0 S8 X% r$ G5 R
恩...那應該是我的寬長比設計的問題了...
  [, }- ?% G; I3 _5 }8 c我重新再重推做一次...
- D5 \7 a6 ^1 G2 N+ ~# \# @5 F
8 J# x& U7 c+ W1 O9 E[ 本帖最後由 st80069 於 2008-5-22 09:51 AM 編輯 ]
回復 支持 反對

使用道具 舉報

16#
發表於 2008-5-22 13:24:44 | 只看該作者
原帖由 hiyato 於 2008-5-20 08:35 PM 發表
) o8 r0 k( Z6 D5 t5 o0 x$ @4 Q! I有看到香港大學Philip K. T. Mok教授的paper裡面有出現過，
5 C/ r3 c& x, D' L4 N: k附上他的paper讓大家研究看看。2 Q0 B+ A5 W6 i) w  s
**** 本內容被作者隱藏 *****

/ ^  X4 G  L0 A5 G' @( i, gregulator領域是我的下一階段要做的目標，看別人推薦的paper比自己是找有效多了。1 @2 @1 R3 K$ ~/ |6 s) ^
要錢以後再說。
4 Q$ D7 J6 J5 |0 X! O+ u. T  Q, r$ d! {0 _- P
[ 本帖最後由 jerryyao 於 2008-5-22 01:26 PM 編輯 ]
回復 支持 反對

使用道具 舉報

finster
17#
發表於 2008-5-22 18:49:53 | 只看該作者
原帖由 st80069 於 2008-5-22 09:46 AM 發表
- K6 I$ w/ d! D% v  c咦?8 C; `; x5 R4 o1 S2 Q6 m
話說剛剛才發現，小弟忘了把同學的帳號登出而po文......, g" N' t' X1 X; }. A1 M7 o+ v
(昏頭)
3 v* z. ?# L4 b* l抱歉抱歉....; J6 c* ~/ e5 C  e0 @; f
finster大大說的....是指沒有MD和MC時的設計嗎??
  x5 a6 s# |  D! ?0 N! y% r# o恩...那應該是我的寬長比設計的問題了...
5 g6 C6 V( Z) Z我重新再重推做一次...

: @& N# ^: v& I& V1 T# g& A; X3 k5 v- L
8 s& X$ x3 c9 t) l
1 V6 `, J$ W4 {# h6 A( \+ N2 x$ `) ^+ D6 y2 v+ r9 E; ?" i
不了解你指的MD和MC的縮寫意思
6 ~. r0 T7 s, G3 L我個人在設計fold-cascode時,其實會先設計bias電路,因為bias電路會間接(有時候是直接)決定fold-cascode的performance: X6 d+ V- f* x' Z% d
因為,我以前曾遇過當我發覺到我的OP的gain己經調不上去時,我以為己經到極限了,後來在檢查我op電路各點電壓時,才驚覺原來是因為我的bias電路而限制住我op的gain,難怪我的op的gain一直上不去0 F. p5 L- V7 V9 _5 D( @
自此之後,我才學到原來bias電路對op而言,也是一個很重要的設計重點,而這個bias電路,卻是很少人有花心思去看的
回復 支持 反對

使用道具 舉報

st80069
18#
 樓主| 發表於 2008-5-22 22:50:16 | 只看該作者
喔喔~~漏了感謝kgbriver的建議，因為這是專題上面的指定....- o# t, G. A3 a- _+ }0 i
小弟才疏，怕亂修改會影響後面的設計，所以只敢乖乖仿學。5 }9 h' a% L) H$ ]2 H
很謝謝kgbriver的寶貴意見~~~
3 \8 k- I; t; X; l看finster大大的解說，
* r8 j" W' y, n發現OP的學問，還真是多....' G. O! b% f8 f0 n( W, X0 Q
唉...小弟新生入門，很多問題，還請各位大大們不要見怪~~~很謝謝大家~~, t2 I9 F( K5 A; P1 Y

2 j0 f+ o% g( z, ?7 N從上面感覺起來，finster大大是先給定電壓囉，然後如果沒達到飽和，就只調W/L比?
& N7 R: `" d+ r9 ^3 |( s
! m( q/ o# l& v2 h7 s4 r0 \恩.....原來如此...
+ F8 U5 Q# E9 i7 g今天發現了一個問題.....小弟的功率真是省到了一個極點....
; u  H& a* {# y) p; W( j( ^9 X* C. O電流總共才20u....致使M6，M7的gm小的可怕，增益因而不能提升....
8 u, v* s) E% v+ ?: V) X; _& e也就是說，如果能維持電流情況下調升W降L把gm7上升10倍，就能達到60dB了，YA~~
8 r1 H$ L' u4 Z" r4 V3 e+ d結果失敗....) |2 ^+ K- e! `6 {8 w
真是牽一髮而動全身....一調就全部變樣....SAT，LINEAR都要重新....5 |" y& [8 z0 r- {9 m
大大們的精粹，小弟一時還真是難以上手....真是對不住啊....(慚愧)
回復 支持 反對

使用道具 舉報

finster
19#
發表於 2008-5-27 22:32:37 | 只看該作者
原帖由 st80069 於 2008-5-22 10:50 PM 發表
1 A9 g, Z" j9 p; P5 d- p! h喔喔~~漏了感謝kgbriver的建議，因為這是專題上面的指定....
, g) x4 c$ ?* [8 d# ~. k小弟才疏，怕亂修改會影響後面的設計，所以只敢乖乖仿學。$ s% V8 _) D( w
很謝謝kgbriver的寶貴意見~~~
. s: D3 o; h' ^6 h/ T0 {' J8 q看finster大大的解說，
3 h0 R/ t3 V) y發現OP的學問，還真是多....9 H) E' A( K& T5 C& h! b
唉...小 ...
2 n# J( {. ^% {% w# D
% x) a3 v; d  O

- E/ G0 W  U& M! R' f. E- h, [我想,你有點誤會我的意思了7 A! H0 z! B* ]( L
在設計op時,尤其是folded-cascode op,我建議一定要把bias circuit加入一起作模擬,若是直接給一個定電壓作bias雖然也是可以,但遠遠及不上實際的bias circuit來得好,而且bias circuit所產生出來的電壓未必真的是定電壓,它也會隨著製程,電壓和溫度而有所變化,所以folded-cascode op我個人是強烈建議要加入bias circuit一起作模擬
- q4 o' p) i% F2 D4 H4 j" D而我前面所言,有時候bias circuit也會是限制住op的gain和phase margin的一個因素之一,因為bias circuit若設計不好,也會影響op

評分

參與人數 1 +5 收起 理由
st80069 + 5 唉呀呀~~~原來這個有評分的功能....這麼久

查看全部評分

回復 支持 反對

使用道具 舉報

st80069
20#
 樓主| 發表於 2008-5-30 10:34:07 | 只看該作者
原帖由 finster 於 2008-5-21 02:03 PM 發表
& W, P& }( m3 J7 u2 [4 |如果你是用wide range的fold-cascode OP,我覺得op的gain應會超過40db,一般我設計的fold-cascode op大概都可以到達60db以上(在ss corner)
" Q% r8 c1 ^. D- I4 L4 c而且,照公式推導來看,output阻抗是從輸出往上和往下看,現在你的p-load drivi ...
, T/ h# b3 K5 o" G. M

) \' Y2 ?( d2 w6 y6 E* u+ e+ O嗯...3天來測試發現...結果，如果只有一級，那電流鏡那端的電流就必須極小，彌補不夠的電阻，不過...卻也為了彌補...結果導致gm7的值極小而必須加大w，或者固定小電流，gm7ro7(ro9||ro2)同時放大寬長....' H+ L0 d7 Y9 p+ I- g. X% O
哀....然後面積就變得超大超大....
回復 支持 反對

使用道具 舉報

下一頁 »
12345678910... 11下一頁
返回列表 發新帖
高級模式
B Color Image Link Quote Code Smilies
您需要登錄後才可以回帖 登錄 | 申請會員

本版積分規則

首頁|手機版|Chip123 科技應用創新平台 |新契機國際商機整合股份有限公司

GMT+8, 2024-4-29 01:09 PM , Processed in 0.139008 second(s), 20 queries .

Powered by Discuz! X3.2

© 2001-2013 Comsenz Inc.

快速回復 返回頂部 返回列表