求助SDM的OP

xyzabc0930

小弟目前在做SDM
一開始本來就在做OP<單端輸出無緩衝>(就是二輸入一輸出的那種)
+ ]. M  ?- k( s2 i; {6 k
到後來才發現大家在做SDM的OP時,都是用完全差動摺式疊接或疊接式的放大器(我也不太懂這種跟單端輸出無緩衝的OP差在什麼地方)
" x! u$ u3 r) L  O0 E3 {' g好像只差在自我補償,gain,良好的輸入共模範圍
那後來我打算重做修改的時
- D8 X' T2 m: _
' V: R3 R8 x% `/ O9 l, ?發現了Allen的CMOS類比電路設計(中文p338~p339)
- n1 i/ x) u6 K  q& N: ^表6.5-3跟範例6.5-3好像是不同的東西
例如VSD VDS的算法就很怪
size的算法有的是*8有的卻*2
那我如果input sin wave是沒有含直流的成分的話,那變成我的最大輸入共模電壓和最小輸入共模電壓是否就是0了
5 v0 z9 c9 f6 U+ A; `
PS:超多問題

而且圖6.5-7的VB加上去了之後怎麼跟當初圖6.5-1的浮動電壓VBIAS的做法是不同的
/ d( \# a. d# E- @( a! {' V* l
進而到後面如果要差動輸出的時(摺疊-串接式運算放大器),<圖7.3-5>
要如何把6.5-7的圖轉換到圖7.3-5,然後再轉換到圖7.3-7
做2級式的差動輸出摺疊-串接式運算放大器
/ a& j, Q/ X* ~* }0 z: w
在這轉換上真的不是很懂

只是當務之急-連圖6.5-7的電路都design不出來~希望各位先進提供一些意見給小弟我

那我也想找詢有人在做SDM是SC架構的人,可以一起討論的
3 f' U' C- m4 O謝謝

有的話就可以連絡一下
" C0 G6 c8 [) p- V+ d2 r& L) f
非常感謝各位看完我的問題~希望各位給我一些意見
# L2 j0 L, }7 D3 L: A不吝分享