Latch-up for Bipolar CMOS DMOS 5V/40V

redkerri

各位大大：
+ B9 r* {3 P! D1 ^& ~7 m: r  ^
小妹我現在遇到Latch-up問題，fail情況都是直接燒毀，製程是BCD 5V/40V
請問我該如何作FA分析去解決這個問題？
1 ^8 u6 @. e* b# t. U/ M
" X- f0 ^- O3 l9 i  R: m現在正在焦頭爛耳中，不知道方向在哪？
3 J2 j# K. Q1 a6 Y9 M4 l希望各位大大能給點方向或意見可以提供小妹，謝謝！

kokokiki

請問有長epi嗎?lacth-up有許多原因....

tcsungeric

請問是哪家foundry的BCD製程?是哪個generation node process? 0.5um? 0.6um?...

阿光

1. 先 review layout
2. 如果無法從 layout 看出，做亮點分析，妳的例子是直接燒毀，所以已經知道大電流路徑
3. 就燒毀位置附近 layout 畫出可能之 latch-up 等效電路，看是哪邊寄生電阻過大，過大部分就接多一點 contact，或者寄生的 n,p type BJT 拉遠一點即可
以上是個人的小小經驗....

redkerri

To Kokokiki:
non-epi wafer
3 M2 Y# y+ ~$ ^7 @
& x7 l6 f, p4 H% W6 @! r6 j6 p4 V: qTo Tcsungeric:
6 v6 F/ L1 E+ H  X+ e3 b2 n8 M2 b1 o0.6um process

+ P9 ?7 \) s0 c( n( yTo 阿光：
' S- t: w' j% l. V9 O目前都已確認過Layout，尚無找到問題


4 \3 {. w1 ~# l( }( z我們的設計是有內含LDO circuit，針對Latch-up是不是有哪些應該要注意的點呢？

persuse

做完Hot spot找到位置, 看位置附近 Layout,Device cross section及circuit操作方式加上偏壓,
看有為寄生bipolar 被 turn on . 注意 P/N介面 0.7V 就turn on.
另外是高壓製程一般都有EPI.

redkerri

抱歉，今天與晶圓廠確認，我們的製程是有 EPI 的
: t2 s5 A9 t; R9 Y, G/ P6 w! I) _1 H
& u6 V  e9 M) U) t7 H/ Q請問，高壓產品的 Latch-up 打法是否完全遵照 JEDEC-78A 的規範？
: o; t0 i$ r2 \. p& c. Z% c2 sInput pin 接 high 打一次，接 low 也打一次？
或是只要參考應用電路的接法去打？

kokokiki

如果是有epi,那P-sub(or n-SUB),阻值是相對低,比較有可能的是HV-device的well之間隔離不良造成.
) T, t2 [: `9 Y1 s2 \$ U可以在run-timing的狀況之下,用紅外線攝影(晶圓廠通常有)做高點分析,找到較hot的junction,做layout上的改善.

lin.weite

是漢磊的嗎?!
! Q" t: f" t5 H0 d+ }加大Drain端到Gate的距離!!然後加大Contact Size!!
+ s, U# u  ~0 I' b: S+ ~) y再不行就加Zener Protection!

shkao0201

在POWERMOS的GUARD RING 家厚,檢查LATCHUP 可能的路徑
7 c% O  N% A5 ~有燒毀現象  就要針對該地方分析latchup發生原因.

szona44250

受益'良多
7 `& r6 s  O/ T; m5 ?6 V
謝謝大大的分享!!!!