Duty Cycle Corrector circuit

monkeybad

之前在做PLL時, 為了能達到50% duty cycle的clock, 我把VCO頻率震兩倍在除頻下來
就可以達到50% duty cycle, 但是總覺得這樣做好像很浪費power
所以就參考了一些有關duty cycle corrector的paper, 電路自己再稍微改良一下, 相關電路如下
給大家參考看看
2 H. X; W$ a8 g5 O$ m- B% b
, I+ F; ^7 a6 v" k. X8 H1 I電路並不算複雜, 但是仍可達到調整的功能
  Q$ t3 N0 v6 |' w  c/ ~主要運作原理是先把CKIN除以2得到CKIN/2
0 M5 V- L+ y/ M3 V4 q% S: ]) ]8 O再用VCDL產生一個delay的CKIN/2, 然後跟CKIN/2做一些邏輯運算得到CKOUT
2 G+ \1 I. _, J% r, r! DInverter掛個電容是一個duty cycle to voltage電路
# @$ v4 q- c, P. `1 q; z* b用兩個反向的duty cycle to voltage電路產生一對差動電壓接到OP產生Vctrl
* G: d7 Q" P. T# H% h  C8 eOP用簡單的一階放大器就可以了, 外面再掛個電容再濾波一下使Vctrl ripple更小一點
然後Vctrl再接回去VCDL的控制電壓上
' G) O3 t( z% kVCDL: Voltage Controlled Delay Cell

( L6 p# O& ~; l# z" g: l3 v主要參考這篇paper:
S.Karthikeyan, "Clock duty cycle adjuster circuit for switched capacitor circuits"
8 Q% m( H4 P1 ~0 \* z. S. ~
非常非常省電 我只用了約240uW左右(CKIN約500MHz)
0 J) n: [  `3 g# E7 [5 a6 y
* f5 E& n& N$ y5 N; Y[ 本帖最後由 monkeybad 於 2008-5-7 08:50 PM 編輯 ]

shaq

Oh! man!

# Q" x! H- Y. k1 VThat's what I'm looking for!!!!!
Thanks so much!!!!

kevin

圖中CKIN除以2得到CKIN/2 不是已經是50% duty cycle了嗎?

kevin

sorry,你目的是要得到CKIN的frequency,不是CKIN/2,
1 R9 T6 e0 M: u如果是這樣,comparator一端以fixed reference voltage來作比較,會較有彈性,duty cycle可以由外來改變,且duty cycle比較準.

cicer

very good,thanks!!!!!!!!!!!!!!!!!
% L3 w  k5 V* \
4 u# o# [# i4 T+ Y' S) N$ M
1 T: q  K5 u* \4 u5 r可以说是VCO和PWM思想的结合

hitxiaojun

very good!如同甘露降临!我不断学习,不断前进!thanks!

staplerli

Very Good!!!!!!!!!!!!!!!!!!!!!!!!!!!

mixsignal

真的很不错啊，不过觉得有点复杂。有没有更简单的办法呢？？？？？？