Chip123 科技應用創新平台

 找回密碼
 申請會員

QQ登錄

只需一步,快速開始

Login

用FB帳號登入

搜索
1 2 3 4
查看: 16412|回復: 4
打印 上一主題 下一主題

[問題求助] 關於雙保護環(double guard rings)煩請高手解答

[複製鏈接]
跳轉到指定樓層
1#
發表於 2008-5-6 20:12:40 | 只看該作者 回帖獎勵 |倒序瀏覽 |閱讀模式
我目前在青輔會受訓非本科或相關科系學生,日前去面試時被問倒了...面試官問我一個問題要圍雙 guard ring 的用意在哪裡?假設一個Pmos已經圍了一層N GUARD RING那外面一層要圍N還是P GUARD RING?假設是圍pGUARD RING 那工作原理是什麼?>>>這題應該是我不夠努力∼所以我回答不出來,我只知道單層的GUARD RING
9 u, [3 |4 R3 N, E7 X以及放DUMMY的用意是什麼?我的回答是:防止過度蝕刻,當做備品用 但是面試官一直問我還有呢?還有呢?然後跟我說:你準備的不夠....但是我查了一些資料,大部分都是說這些,難道還有其他功用嗎?希望高手能幫幫忙,謝謝
分享到:  QQ好友和群QQ好友和群 QQ空間QQ空間 騰訊微博騰訊微博 騰訊朋友騰訊朋友
收藏收藏 分享分享 頂 踩 分享分享
推薦
發表於 2008-5-7 23:45:28 | 只看該作者
我在之前的公司有lay過double guard rings,內圍是用PTHIN guard rings,外圍是用0 C0 {# P$ A6 t" `4 `2 L
Nwell+NTHIN(甜甜圈結構).主要就是用來防止noise,那時是圍在Oscillator外圍.
- K3 g7 P- V9 e6 _9 C6 s& R' A; G' l+ Z$ ^6 H7 u# T
Dummy的話,不知道你指的是那部份?? 引述一篇paper " SmartExtract:Accurate Capacitance % O" f  k4 I5 Y. C% r! n
Extraction for SOC", 這裡提到的dummy是指layout完成後,在每層layer空曠處,補上同一layer
" l5 F. f( r: l5 K' H' M( e# R/ L% s$ _dummy, 為的是在CMP process時,有較佳的均勻性:3 q1 k2 t' {: Z8 {* s
Dummy(or fill) metal is introduced in the interconnect process flow to enable uniform
8 ~1 X! t8 w& ~ thickness control in the CMP process. Dummy metal needs to be treated as floating metal 7 }9 L$ f( B: |+ |$ ^( g
unless it is intentionally connected to a constant potential. Floating dummy metal ' y9 k5 {( R4 [: [! o1 q1 z
essentially acts as a capacitance divider.
$ U. G7 o3 R0 U7 o/ ^* h. q$ B另外有一種dummy, 之前我在做analog layout時,會在需做match的mos旁,故意lay半顆或整顆/ O4 V% s/ G) _4 g$ S, X
mos,除了你寫的那些原因,我想是因為實體mos的邊緣不見得是像layout般的四方形(what you draw is not what you get),可能是梯形或不規則多邊形,製程上很難做到如此完美,所以為了確保
+ f3 [5 o/ j0 p- O主要的mos的完整性及對稱性,在mos旁再多加dummy mos(不要讓主要mos成為最邊緣的部; C0 D- d% J  k1 f2 h  y" I1 ^- ]
份).以上是我自己的想法,歡迎各位先進指教
2#
發表於 2008-5-7 07:59:04 | 只看該作者
我不常畫layout,就我知到來講...  ?$ L( z. J* |- l0 g4 m% d
DUMMY最常用功用就是你說的那樣,或是用來match(Pmos接GND,Nmos接VDD)
! j7 `2 S9 _0 p8 {GuardRing主要作用防止雜訊干擾、latch up(圍上後newll及psubstrate上的阻值會變小)
! h/ X" S" T6 B" P% y' x第二圈的話就選與第一圈相對的type...主要好像也是防止雜訊干擾
- |" e5 |" ~2 s' d: w5 ~1 a因為畫了第二圈,此區MOS與另外一區MOS間的距離增加,干擾就會較少
4#
發表於 2008-5-14 10:45:28 | 只看該作者
會加double guardring應該是要防止latch up 發生。
# {' {/ n4 {' t( W8 W8 s3 I一般會加再whole chip  OR  敏感線路的外圍,* ~  s1 ]2 n7 Q' V
至於您提問的問題Pmos已有一圈N那如果造再加一圈應該是P or N?
0 F6 ]% E1 [' J; `1 }答案是P! A: f/ A! [0 J
你所問的那個情況應該是ESD proetcion吧?
/ C; k& {' O, Z: @; I) L0 v. M; j
至於原理~~~~~
  O& k% f/ [/ K) W, @他叫做(Pseudo Collector)$ s( \3 S7 R8 X! i
他是要降低等效latch up線路的集極電阻所以....有點忘了。) @2 s- I$ d0 r
反正等效起來第2圈ring會剛好是並連許多集極。
* L. x& h6 t1 y- L, T! b' g這可能要去查一些paper了。
) t# F$ f1 w0 U! T0 I0 o7 |, k8 @$ a  i4 I

5 {+ k1 |2 S  E; q1 l至於dummy 就是你所回答的那樣,面試官那麼厲害,叫他講出另一套作用來。
$ R2 s$ t( a* p% F7 p他只想考倒你而已。
5 c8 }3 F; P: g' Y! W$ x7 d4 D: s& o9 x* @) a
[ 本帖最後由 arthur03226 於 2008-5-14 10:47 AM 編輯 ]
5#
發表於 2008-5-14 14:19:17 | 只看該作者
說錯請指正,除了過度蝕刻之外,可以順便預防 LOD 效應嗎 ?
您需要登錄後才可以回帖 登錄 | 申請會員

本版積分規則

首頁|手機版|Chip123 科技應用創新平台 |新契機國際商機整合股份有限公司

GMT+8, 2024-5-21 03:06 PM , Processed in 0.106514 second(s), 18 queries .

Powered by Discuz! X3.2

© 2001-2013 Comsenz Inc.

快速回復 返回頂部 返回列表