|
BULK與SOURCE端相接的原因除了避免LATCH-UP,另一個就是
6 P u6 H" E4 m _# o& j避免BODY EFFECT 也就是基底效應,如果你有讀過VLSI的書不難 f0 t" G4 x0 S) S5 s' x8 ], Y
了解SOURCE跟DRAIN的導通必須透過"空乏區",空乏區的產生必
, z3 t- _, v5 |8 D' G$ R須透過從GATE端輸入的電壓,當輸入的電壓大於臨界電壓時空乏區9 S; T. _1 x5 W& A+ R2 I8 j/ _ B& t
才會產生,臨界電壓與SOURCE端的電壓有密切的關係,如果沒記
. m: ]1 a* h$ H% W: U錯GATE電壓+SOURCE電壓等於臨界電壓,如果SOURCE端電壓( w9 g( ^+ S& {0 Z1 |3 E
不等於0,將會造成打開空乏區的電壓必定需要增大,相對這種情況' {( \3 i% U' p+ i
下的MOS就不易被導通,而且增加了電壓上的損耗。
& s5 v* h8 V- i! R/ b
" ?. o8 `1 D3 ^如果有寫錯還請各位指正,謝謝。 |
|