|
BULK與SOURCE端相接的原因除了避免LATCH-UP,另一個就是1 {! h( i7 P) R( E8 D6 C
避免BODY EFFECT 也就是基底效應,如果你有讀過VLSI的書不難- c5 n0 i, y, \4 P7 B& R! @: S
了解SOURCE跟DRAIN的導通必須透過"空乏區",空乏區的產生必" ]- W7 N+ l. b$ [: e. K
須透過從GATE端輸入的電壓,當輸入的電壓大於臨界電壓時空乏區
) j+ I7 y+ G- W; a9 c9 ]) c/ j才會產生,臨界電壓與SOURCE端的電壓有密切的關係,如果沒記
, Q/ r; w: i6 _' @" M, B2 S' V+ N錯GATE電壓+SOURCE電壓等於臨界電壓,如果SOURCE端電壓
; V) J) w+ `, [9 ^不等於0,將會造成打開空乏區的電壓必定需要增大,相對這種情況
& D; h y1 f' h7 W' |3 y% F: u下的MOS就不易被導通,而且增加了電壓上的損耗。
" }5 o' a* k4 b& a& g7 [
! Y, w( M- P& s4 i如果有寫錯還請各位指正,謝謝。 |
|