Chip123 科技應用創新平台

 找回密碼
 申請會員

QQ登錄

只需一步,快速開始

Login

用FB帳號登入

搜索
1 2 3 4
查看: 17572|回復: 4
打印 上一主題 下一主題

為什麼MOS上的SOURCE要接到BULK

  [複製鏈接]
跳轉到指定樓層
1#
發表於 2008-3-30 18:28:39 | 只看該作者 回帖獎勵 |倒序瀏覽 |閱讀模式
BULK與SOURCE端相接的原因除了避免LATCH-UP,另一個就是, x  ~1 b; w: M5 J* }
避免BODY EFFECT 也就是基底效應,如果你有讀過VLSI的書不難
5 Y4 X/ a" v% ~7 n  n- D了解SOURCE跟DRAIN的導通必須透過"空乏區",空乏區的產生必
8 J8 }% t8 y4 v& b% W1 e須透過從GATE端輸入的電壓,當輸入的電壓大於臨界電壓時空乏區  q% y2 h. L( y4 x# k; q
才會產生,臨界電壓與SOURCE端的電壓有密切的關係,如果沒記' e6 {* L2 I9 @) D% _
錯GATE電壓+SOURCE電壓等於臨界電壓,如果SOURCE端電壓, q5 ^; j  ]2 ~; a
不等於0,將會造成打開空乏區的電壓必定需要增大,相對這種情況
0 n+ |0 w4 c# P1 H+ w1 [, H* t7 E下的MOS就不易被導通,而且增加了電壓上的損耗。
5 F( E- _, s! y2 R) s
' K2 S& v5 t9 S4 K0 K' _/ h6 X) m如果有寫錯還請各位指正,謝謝。
分享到:  QQ好友和群QQ好友和群 QQ空間QQ空間 騰訊微博騰訊微博 騰訊朋友騰訊朋友
收藏收藏 分享分享 頂3 踩 分享分享
2#
發表於 2008-3-30 19:15:40 | 只看該作者
以 PMOS 而言, Body 可接到 S 或 VDD. / u' H3 Z# F# x& h0 R# c
都是為了保持 Body 對 Channel 的逆偏。
3#
發表於 2008-3-30 19:31:01 | 只看該作者

回復 1# 的帖子

應該是Vgs>Vt也就是說Vg-Vs>Vt........................................
4#
發表於 2008-4-1 00:18:14 | 只看該作者
Seems it depends on application, Vt vary with Vsb. Mostly if we want to have min. Vt, source is connected to bulk.
5#
發表於 2008-4-1 07:29:14 | 只看該作者
讀了一遍  覺得文中所稱的  空乏區  應該是 反轉區吧  (Inversion Layer)' B+ V, ^, a5 e3 o
我的認知是覺得  Body effect  就是 VBS=0   NMOS就是 source與bulk 要接到 GND& a0 H$ V# l8 [/ C. Y: Z
PMOS 就是 source與bulk要接到 VDD
1 ]& c; Q' R5 t; E7 y但是電路上還是會有 VBS不等於0的情況
; C9 z6 c$ ?  O這通常發生在  MOS串接的情況   不管是 Cascode還是 CMOS邏輯 串聯的那一塊/ d: ~% Y4 P) K" Q- X
都無可避免的有 基底效應出現,  所以一般來說 我們做 CMOS互補邏輯  最多就是用到 4-Input
& j* N! y0 G2 b& N' k/ n因為太多輸入時   串聯的MOS間會有  Chrge sharing的問題, 其次就是疊越高的MOS Body effect會越嚴重9 Y4 r3 i0 M+ L/ a4 \; x
最後一個Issue是   該邏輯拉到 1或0 其中一邊的速度會變成非常慢./ J6 u: O; U1 p" m4 x
Cascode最多就是疊兩個   疊太多會傷到  OP ICMR 或 Output swing.; y; Q& Q9 R& G0 Y

' B7 Y0 g" C+ u! E3 Q8 a[ 本帖最後由 yhchang 於 2008-4-1 07:30 AM 編輯 ]
您需要登錄後才可以回帖 登錄 | 申請會員

本版積分規則

首頁|手機版|Chip123 科技應用創新平台 |新契機國際商機整合股份有限公司

GMT+8, 2024-12-6 03:19 PM , Processed in 0.154009 second(s), 17 queries .

Powered by Discuz! X3.2

© 2001-2013 Comsenz Inc.

快速回復 返回頂部 返回列表