|
BULK與SOURCE端相接的原因除了避免LATCH-UP,另一個就是
7 R" F: x' K5 T% L2 T. C避免BODY EFFECT 也就是基底效應,如果你有讀過VLSI的書不難6 U. j- n: P& y: z
了解SOURCE跟DRAIN的導通必須透過"空乏區",空乏區的產生必
0 ?, j. T/ C7 ] W) q- X須透過從GATE端輸入的電壓,當輸入的電壓大於臨界電壓時空乏區# L5 l6 y, d% ]4 ], x" W9 n3 r$ K+ b
才會產生,臨界電壓與SOURCE端的電壓有密切的關係,如果沒記( B U3 X4 l) N% G7 I9 m; r
錯GATE電壓+SOURCE電壓等於臨界電壓,如果SOURCE端電壓7 x; d' Y) I, N0 G. d8 O
不等於0,將會造成打開空乏區的電壓必定需要增大,相對這種情況
1 e) H r1 e- }9 \下的MOS就不易被導通,而且增加了電壓上的損耗。
# s8 I: c" m0 ?( @% q, [
! _' W% ~( f9 W4 q1 D如果有寫錯還請各位指正,謝謝。 |
|