|
BULK與SOURCE端相接的原因除了避免LATCH-UP,另一個就是
5 H+ j+ J8 v! {+ X$ y/ T避免BODY EFFECT 也就是基底效應,如果你有讀過VLSI的書不難
7 s2 p9 s0 D" p& Q5 R8 E了解SOURCE跟DRAIN的導通必須透過"空乏區",空乏區的產生必
3 b" p, ^ Z6 ], a# e$ ~* \須透過從GATE端輸入的電壓,當輸入的電壓大於臨界電壓時空乏區7 F% [8 e/ [+ l$ ^/ p- L" @, o3 [; v
才會產生,臨界電壓與SOURCE端的電壓有密切的關係,如果沒記. Z: M" k) _! d4 ?$ a
錯GATE電壓+SOURCE電壓等於臨界電壓,如果SOURCE端電壓
/ X; g' N, a$ h$ K, N" D# Y* j不等於0,將會造成打開空乏區的電壓必定需要增大,相對這種情況) t8 K" B0 X* v
下的MOS就不易被導通,而且增加了電壓上的損耗。; K5 }: Z4 L3 x, |2 f b* u9 J. k7 v1 |
, W) b+ x# H& g9 {. x0 N
如果有寫錯還請各位指正,謝謝。 |
|