Chip123 科技應用創新平台

 找回密碼
 申請會員

QQ登錄

只需一步,快速開始

Login

用FB帳號登入

搜索
1 2 3 4
查看: 17907|回復: 4
打印 上一主題 下一主題

為什麼MOS上的SOURCE要接到BULK

  [複製鏈接]
跳轉到指定樓層
1#
發表於 2008-3-30 18:28:39 | 只看該作者 回帖獎勵 |倒序瀏覽 |閱讀模式
BULK與SOURCE端相接的原因除了避免LATCH-UP,另一個就是
/ W  a, h& ?2 S+ E避免BODY EFFECT 也就是基底效應,如果你有讀過VLSI的書不難
  L3 H* p8 G" x了解SOURCE跟DRAIN的導通必須透過"空乏區",空乏區的產生必  `# Z4 G: b" c' ^. S, B; O0 m) e
須透過從GATE端輸入的電壓,當輸入的電壓大於臨界電壓時空乏區
# B; {3 a2 a; g, P# L7 ]  U. p8 S7 s才會產生,臨界電壓與SOURCE端的電壓有密切的關係,如果沒記- D" Q: ]! R& N
錯GATE電壓+SOURCE電壓等於臨界電壓,如果SOURCE端電壓
# r- _8 c3 f# r4 Y, ]+ _不等於0,將會造成打開空乏區的電壓必定需要增大,相對這種情況
% \) \4 j! R3 }" g下的MOS就不易被導通,而且增加了電壓上的損耗。  G1 F; {/ `+ {, i$ ^
0 j3 `# q9 @/ Y% N  v/ r# i6 L
如果有寫錯還請各位指正,謝謝。
分享到:  QQ好友和群QQ好友和群 QQ空間QQ空間 騰訊微博騰訊微博 騰訊朋友騰訊朋友
收藏收藏 分享分享 頂3 踩 分享分享
2#
發表於 2008-3-30 19:15:40 | 只看該作者
以 PMOS 而言, Body 可接到 S 或 VDD. , M0 o. K+ F* F1 N$ p% N4 p
都是為了保持 Body 對 Channel 的逆偏。
3#
發表於 2008-3-30 19:31:01 | 只看該作者

回復 1# 的帖子

應該是Vgs>Vt也就是說Vg-Vs>Vt........................................
4#
發表於 2008-4-1 00:18:14 | 只看該作者
Seems it depends on application, Vt vary with Vsb. Mostly if we want to have min. Vt, source is connected to bulk.
5#
發表於 2008-4-1 07:29:14 | 只看該作者
讀了一遍  覺得文中所稱的  空乏區  應該是 反轉區吧  (Inversion Layer)
2 x" F& ]- v( ]1 }- D我的認知是覺得  Body effect  就是 VBS=0   NMOS就是 source與bulk 要接到 GND! ?: }* Q+ E  K
PMOS 就是 source與bulk要接到 VDD$ V% b+ c4 {2 I: Q
但是電路上還是會有 VBS不等於0的情況: E2 p* d% L* F' e$ Y3 C' {  M
這通常發生在  MOS串接的情況   不管是 Cascode還是 CMOS邏輯 串聯的那一塊$ ]: t8 B5 x  s9 x* v+ [
都無可避免的有 基底效應出現,  所以一般來說 我們做 CMOS互補邏輯  最多就是用到 4-Input
" U) ~7 N% H  Z  O. T9 ~5 G因為太多輸入時   串聯的MOS間會有  Chrge sharing的問題, 其次就是疊越高的MOS Body effect會越嚴重" A0 B8 g, [7 @+ Z: N' w$ H
最後一個Issue是   該邏輯拉到 1或0 其中一邊的速度會變成非常慢.
' C7 n. L( J& w( r& e& ICascode最多就是疊兩個   疊太多會傷到  OP ICMR 或 Output swing.  p, i; X0 M. ~

1 {6 L; v9 m% I& l9 Z[ 本帖最後由 yhchang 於 2008-4-1 07:30 AM 編輯 ]
您需要登錄後才可以回帖 登錄 | 申請會員

本版積分規則

首頁|手機版|Chip123 科技應用創新平台 |新契機國際商機整合股份有限公司

GMT+8, 2024-12-9 04:04 AM , Processed in 0.159009 second(s), 17 queries .

Powered by Discuz! X3.2

© 2001-2013 Comsenz Inc.

快速回復 返回頂部 返回列表