|
BULK與SOURCE端相接的原因除了避免LATCH-UP,另一個就是1 I; N: N2 k/ H# w) [7 M
避免BODY EFFECT 也就是基底效應,如果你有讀過VLSI的書不難: I9 \ G2 ^" \: I" s
了解SOURCE跟DRAIN的導通必須透過"空乏區",空乏區的產生必
0 Q9 ^( P2 [+ i' @須透過從GATE端輸入的電壓,當輸入的電壓大於臨界電壓時空乏區3 G4 U. Q% y6 w" r' ]
才會產生,臨界電壓與SOURCE端的電壓有密切的關係,如果沒記
3 Y5 D1 Y0 q" O, W3 s) |: T! ]( L( V錯GATE電壓+SOURCE電壓等於臨界電壓,如果SOURCE端電壓
. r/ ~ y# Q3 g6 k# I* ^, ^不等於0,將會造成打開空乏區的電壓必定需要增大,相對這種情況
6 j: V8 v8 z6 x1 Q* {& C下的MOS就不易被導通,而且增加了電壓上的損耗。5 w5 {' r. u' K" C
, g9 i: q* ]- |- z% ^8 L
如果有寫錯還請各位指正,謝謝。 |
|