|
BULK與SOURCE端相接的原因除了避免LATCH-UP,另一個就是4 T8 p4 L- a- P, n4 q7 G
避免BODY EFFECT 也就是基底效應,如果你有讀過VLSI的書不難5 @. u3 O5 j' G, G/ ?
了解SOURCE跟DRAIN的導通必須透過"空乏區",空乏區的產生必! K: _) j- z2 F! ^/ R, b+ M1 t
須透過從GATE端輸入的電壓,當輸入的電壓大於臨界電壓時空乏區
" v% i, K7 m$ I2 z' z' ]- d( I才會產生,臨界電壓與SOURCE端的電壓有密切的關係,如果沒記
& |! F8 ^3 _# N7 g錯GATE電壓+SOURCE電壓等於臨界電壓,如果SOURCE端電壓
' B1 u/ f: p8 S5 |9 x$ |& v, O/ M不等於0,將會造成打開空乏區的電壓必定需要增大,相對這種情況# f" D1 \4 d( i- H
下的MOS就不易被導通,而且增加了電壓上的損耗。# g3 v5 O; R9 k6 O# L- [
/ j& h5 S' G) G4 e( ]# I
如果有寫錯還請各位指正,謝謝。 |
|