|
BULK與SOURCE端相接的原因除了避免LATCH-UP,另一個就是# R2 r) v5 {* E; i( n3 ^/ j
避免BODY EFFECT 也就是基底效應,如果你有讀過VLSI的書不難: _3 `2 Q+ n3 q/ c
了解SOURCE跟DRAIN的導通必須透過"空乏區",空乏區的產生必. ^% U% n; x9 Y D
須透過從GATE端輸入的電壓,當輸入的電壓大於臨界電壓時空乏區- k- B# j% U X/ a1 X1 D. K
才會產生,臨界電壓與SOURCE端的電壓有密切的關係,如果沒記* B- e9 ^4 {& h Q" I% p8 f7 F8 `& e
錯GATE電壓+SOURCE電壓等於臨界電壓,如果SOURCE端電壓
) }, L8 s# s: ^( r2 `9 x8 V/ n0 c4 U不等於0,將會造成打開空乏區的電壓必定需要增大,相對這種情況
$ v1 W, a" G+ y: e下的MOS就不易被導通,而且增加了電壓上的損耗。4 B5 }4 h1 @& w" ?1 e+ c, n
2 {7 X$ ]0 S, L4 N如果有寫錯還請各位指正,謝謝。 |
|