|
BULK與SOURCE端相接的原因除了避免LATCH-UP,另一個就是
( U a" K) }/ Y* E7 \8 e7 }避免BODY EFFECT 也就是基底效應,如果你有讀過VLSI的書不難% V# O& T* h( R/ Z* |; l9 O+ R3 X: S& l
了解SOURCE跟DRAIN的導通必須透過"空乏區",空乏區的產生必
6 Z% H, d* i9 G6 ]# P( c須透過從GATE端輸入的電壓,當輸入的電壓大於臨界電壓時空乏區+ K' G& A, l. @! B) o* e
才會產生,臨界電壓與SOURCE端的電壓有密切的關係,如果沒記
: T, {" x9 M1 X) \錯GATE電壓+SOURCE電壓等於臨界電壓,如果SOURCE端電壓
: T, `+ W' ?/ C9 n9 a+ w2 h1 W不等於0,將會造成打開空乏區的電壓必定需要增大,相對這種情況
% S8 v: F. g% l下的MOS就不易被導通,而且增加了電壓上的損耗。
' M! y% m1 e. w9 w1 x; \
7 {; V* p: q5 M, A如果有寫錯還請各位指正,謝謝。 |
|