|
BULK與SOURCE端相接的原因除了避免LATCH-UP,另一個就是
; a7 S) s" S: M: Y8 \. y4 `6 R避免BODY EFFECT 也就是基底效應,如果你有讀過VLSI的書不難- s9 X1 [: U8 \
了解SOURCE跟DRAIN的導通必須透過"空乏區",空乏區的產生必6 ]. b. |& N2 z$ b& b- j
須透過從GATE端輸入的電壓,當輸入的電壓大於臨界電壓時空乏區& X& Z, K& j, K# |. i' N* R
才會產生,臨界電壓與SOURCE端的電壓有密切的關係,如果沒記, z d1 |0 ~; e( O+ E: e
錯GATE電壓+SOURCE電壓等於臨界電壓,如果SOURCE端電壓
6 @, t* v' U' q不等於0,將會造成打開空乏區的電壓必定需要增大,相對這種情況
+ z2 }( ~# _2 {7 T% B! S% z7 b. d下的MOS就不易被導通,而且增加了電壓上的損耗。
, U' B: ]6 J; x- p- F9 Y/ ?9 Y+ v* m/ S3 b7 H* U9 G- K( h
如果有寫錯還請各位指正,謝謝。 |
|