新手LAYOUT面是問到的問題麻煩大家幫忙解答

evee017

我是新手剛從自強基金會上完LAYOUT的訓練課程..
也開始面試..但是面試機會很少履歷投了一個月了...
6 x, K" s+ f. b+ X* K4 ^9 m8 ]也才兩間面試...或許我不是本科系的關係吧..
% i5 _+ l  ?% u2 U. w我面試有幾個問題阿...解答不出來..要麻煩大家幫忙囉...謝謝...
( Y. x" N) r0 S1.INV阿..在OUT之前加一個CAP是什麼用途阿..為什麼...
  (不是用來穩壓的ㄇ...但答案好像不是這個)..
# C) e& l+ i# |+ C. ?4 N/ t( y) i4 P2.看INV的電路圖寫出Netlist，為什麼這樣寫..
  四個角位可以對換ㄇ...VDD及GND可以對換ㄇ...
) z/ }/ X8 z- t* g0 E  為什麼...
  (Netlist不是直接從電路圖轉出去成CDL檔的ㄇ..
  我只會看Netlist但是我不會寫...結果就被打槍了..)
& ^3 b$ V1 @. _/ S. n還有問一些有關RD相關的問題..說實在的我都答不出來..
LAYOUT真的好笑不是只有會畫圖..把圖畫正確電氣特性好面積小而已喔..
: P# N/ t- y# v整個就很洩氣...

crystal_blue

一般而言面試官一定會盡全力的把面試者考倒的，因為這樣才能知道你的所知所學極限在哪裡
, ?$ Y. ~/ G8 F. M所以請別害怕回答，盡可能把你所知道的回答出來，別擔心自己只是會皮毛，因為從你的履歷表
上就知道你是新人了，也知道你是非本科系，但也不是要您認為不會是應該的。
9 `8 S3 M" e6 W, Q( X% B4 C" Z
1 w+ w/ p; f2 }至於您提到的問題:
8 C& r# ?7 Q5 b1.INV阿..在OUT之前加一個CAP是什麼用途:我的認知跟您的一樣，是穩壓用的，但是否在產品
4 V$ Q0 K/ u% A  不同時會有不同的結果，這點並不得而知。
! i" l) c7 ?  N2.看INV的電路圖寫出Netlist:這種測試，是為了測試面試者對於LVS時的敏感度，雖然目前有
  TOOL可以協助尋找LVS的錯，但LVS跟NETLIST的關連是無法被否認的，利用NETLIST來偵錯
  也是時常有的事，自然也要看的懂。簡單的INV NOR NAND 等等的NETLIST最好都要學習一下。
# j6 b, n+ a- w. I. `9 A8 S3 ^8 b7 S
: i" K( s- a. I; H除了以上的兩種問題，LAYOUT面試時也會考看NETLIST 畫出電路或是LAYOUT，以上是個人淺見
祝您面試順利 。

motofatfat

你說ㄉ netlist 應該是指spice 格式ㄉ
這是有格式ㄉ4ㄍ對應位置 D G S B是不能對調ㄉ
1 R! v( @  L0 y3 V3 e還要有片頭片尾

.SUBCKT INV IN OUT VDD GND
" O" Q& s- I6 G. H) iMP1 OUT IN VDD  VDD  P W=2.7U L=0.35U  M=1
MN1 OUT IN GND GND N w=1.4U L=0.35U  M=1
: n1 s+ X6 D0 a' x.ENDS
: }6 F9 V( @9 D6 ~8 i( x
懂愈多愈有幫助
加油　祝您面試順利
( ~; O3 R' z7 Z! c6 [) U: F任何問題歡迎來問
% H# D5 `" a5 v, b* Q% n: {機車胖胖信箱
motofatfat@yahoo.com.tw

qqdede

基本上 加CAP 主要在電源部份,主要穩壓還有就是要濾雜訊, 電源 在IN/ OUT 之間 ,通常我們會加一顆大容量10uf及小容量0.1 or 0.01uF 來濾 高低頻率,已減少干擾源!

- b8 I9 ?2 R+ D3 R8 c7 `. C4 g* ]/ _尤其是在IC 電源端,更應該要更接近,
, F! U1 c3 ]1 d# l
' q9 b. S4 h! n! z  Q# ^以上個人小小經驗談!

vjc5

INV輸出電容, 我跟上面幾位看法不同, 這應該是測試INV的驅動能力
因為INV往往需要計算驅動能力

lydia0616

個人去try過spice
) |) p6 b6 f, Z/ FD端S端對調後, 不會出現問題
結論  可以對調

crystal_blue

MOS為一對稱的元件，它的source跟drain在沒決定哪端接電源前，是可以交換使用的
! h8 n" ^( X& c$ Y; G" v並不會影響元件的特性，在layout時在做並聯電路時，可以看到這方面的應用。

evee017

謝謝大家提供的答案...
我會再好好的去學習研究的...

mjubgt

補充說明 SPICE 格式
) f0 C0 z: U0 |& o3 r3 JMOS在SPICE定義中可以分成一般MOS及LDD MOS兩種
以LAYOUT結構上來看,一般MOS的確可以Source / Drain 對調;後者不行.
. ]8 ?* P! M6 z3 _) w. M個人的想法是, SPICE對於元件的格式是固定且無法對調; 理由如下
/ Q; a  L( U- E1. SPICE FILE是由軟體自動轉出,格式已經固定. 除非是人為因素,不然軟題轉出的SPICE FILE應該要與電路圖一致
2. 若是S/D的位置可以任意對調,那麼LVS準確性及可靠性會令人懷疑

/ n2 d9 T9 y. H2 r3 V3 ^關於LYDIA的驗證結果, 個人看法如下
/ `2 B6 x' E8 m8 u1 A& sLYDIA應該是僅驗證一般MOS,這類的MOS其SOURCE / DRAIN在LAYOUT接線上本來就可以對調.因此,若是直接更改SPICE的S/D位置;LVS結果應該會如LYDIA所說,沒有影響.