Chip123 科技應用創新平台

 找回密碼
 申請會員

QQ登錄

只需一步,快速開始

Login

用FB帳號登入

搜索
1 2 3 4
查看: 3106|回復: 3
打印 上一主題 下一主題

Xilinx Virtex5 FPGA 結構與特性

[複製鏈接]
跳轉到指定樓層
1#
發表於 2008-3-26 00:28:20 | 只看該作者 回帖獎勵 |倒序瀏覽 |閱讀模式
*Objectives# `$ D/ `. Y( m  u
After completing this course, the student will be able to:
  I2 V0 Y& ]0 M7 n2 A7 @' e; BDescribe both the feature enhancements of the V5 over the V4,4 }% D, ]: J8 Z$ a0 I
and
& M9 S) F7 O/ m  INew architectural features of the V5
/ g4 U+ o+ N* {' Q. P2 _Have a fundamental understanding of how these features can be
2 d$ k3 N' c0 Xleveraged to bring about timing closure.) n5 x, O) ], |) H' N4 T, V
*Agenda7 D: E$ x6 g! v. `2 P; P, k. M8 I; L
Overview (15 minutes)
6 F9 y) ]0 U0 t$ E9 I) A: G0 A1 uBrief Description of Differences between V4 and V5 (30 minutes
' @- P4 W6 [2 |9 e* ]V5's new PLL and Use with DCMs (45 minutes): u* s2 t, E" J$ x3 C1 P
Lab 1 – Introduction to the PLL/Architecture Wizard (30) R# _2 V) g* ]2 b5 u
minutes)
+ z$ o! T% Q1 l3 h1 Y4 \# CImproved Features in V5 (30 minutes)" k: ~- p1 m) D* R: X& e2 y
Lab 2 – Leveraging Improved Features (45 minutes)

本帖子中包含更多資源

您需要 登錄 才可以下載或查看,沒有帳號?申請會員

x
分享到:  QQ好友和群QQ好友和群 QQ空間QQ空間 騰訊微博騰訊微博 騰訊朋友騰訊朋友
收藏收藏 分享分享 頂 踩 分享分享
2#
發表於 2008-7-2 13:04:38 | 只看該作者
下載來看看...希望有幫助....最近在學
3#
發表於 2009-1-4 19:31:14 | 只看該作者
hao hao hao hao hao hao hao hao
4#
發表於 2009-1-9 13:51:49 | 只看該作者
下載來看吧...多增加一點知識也是不錯...
1 a: Q$ a4 n% J: L  q感謝分享..希望以後有機會能用上
您需要登錄後才可以回帖 登錄 | 申請會員

本版積分規則

首頁|手機版|Chip123 科技應用創新平台 |新契機國際商機整合股份有限公司

GMT+8, 2024-11-13 02:50 PM , Processed in 0.170009 second(s), 19 queries .

Powered by Discuz! X3.2

© 2001-2013 Comsenz Inc.

快速回復 返回頂部 返回列表