|
我對這問題的理解如下:" b4 _7 @2 E' t6 X8 f8 e
1 z7 o5 Q; R6 M5 r5 X
1.% D0 N- m. o+ b0 k% C8 x
CMOS製程 我們做出來的電路 如果正常工作 電流應該是會在 substrate 基底的表面流動.....
$ `# M, u7 P2 J& V/ E# B比方一個 反相器 如果正常工作時 不是PMOS開 NMOS關 就是NMOS開 PMOS關3 t: O: u9 a$ k& z$ K7 x. n1 F" V
如果哪天 NMOS PMOS 都開, 那這個反相器 就無法正常工作了 (已經沒有反相的效果)
& W3 ~/ K* b' W3 F' D& H' Y輸出 OUT 那一點 PMOS NMOS的電流在 Fighting. 此時 電流正是從 VDD流到 VSS去... @) q) o' M ?; c3 f
2 |# h1 g* C2 E* r
2. 我原本預期電流只會在基底的表面流動.- l- q. t0 a8 i1 t8 U1 N# u
但只要LATCH-UP現象一發生 電流卻會在 基底 底下 由 VDD 流到 VSS.... (正常電流流動在1F, 此時LATCH-UP, 電流是在B2或B3跑)
$ Y# L5 P& C; k+ Y: p, u2 w (這是我不想要發生的效應,只要一發生所有邏輯電路都不能正常工作了...)
. i7 X$ m/ e; J" R6 }) t, K E2 E8 | 其他就麻煩您自己看教科書 SCR電路 等效於 CMOS 剖面圖的 相關說明, Latch-up是個不可逆的效應 只要發生 Chip就會死得不明不白...
" j' U$ e) U7 K. `! @ j$ Y 教科書上通常會寫 降低Rwell電阻或是降低寄生BJT Beta去壓制 Latch-up效應, 9 A% }' a8 j- u1 L& \5 h; M
Layout上常見的作法就是每隔一段距離就要打 contact上去
# x t8 X* V1 z7 {: J7 o 主旨就是在降低 Rwell電阻.
4 s2 H) N, `8 b. K2 N) i1 E3 K& i 不然就是要圍 Guard ring或 Double guard ring, 其中一個功用是 讓 SCR等效電路不要出現,自然就不會有 Latch-up的危險.2 |: k- ]& Q4 [% Q% [ c. L. w3 L
( {$ f6 b* u! j1 A5 y如果這些內容有什麼遺漏或有誤的地方,也歡迎大家多補充.' }& M% v3 Q3 i' I# }
2 [+ N, x* P, w* D3 ^[ 本帖最後由 yhchang 於 2008-3-20 08:37 AM 編輯 ] |
|