關於virtex-4的Digital Clock Manager

小人發

各位大大好
6 i% r9 P" z' `2 Z我目前在使用vietex-4 的板子
關於板子上面clock source的訊號要怎麼給有點疑問
. K1 n, ^: E; Q0 A1 [+ T- {! L使用手冊上有寫說分成differetial,single-ended clock source 兩種
這是代表什麼意思
9 @' }/ V- I1 {2 u  c6 m8 m) D另外板子上有一個100M的震盪器,他說要使用DCMs可以產生不同的clock
這是代表說我要另外再寫一些指令去達到我想要的clock嗎
有大大寫過這個程式嗎?   不知道要從何下手
1 d/ S/ c; o, X2 v
另外有一個25M震盪器
, {0 |5 d7 |; W5 _好像可以用調撥的方式將M,N兩組開關,調成我們要的clock
- u7 u/ q+ s& U/ O. P2 ]9 f6 wout = 25x M/N
# p( K' J% r2 K) ?* i這是另外一種方式嗎
- r+ v$ a  N+ \: {9 L( f8 p
我有點搞混了...使用手冊上面寫了很多的clock輸入
8 M# \! d# A! @2 B1 r要怎麼分類呢??
請使用過的大大指導一下...感謝了

rockhuang

virtex-4的版子不知是原廠網頁上的那塊？http://www.xilinx.com/products/devboards/index.htm
關於DCM功能，建議先看一下Xilinx的clock manangement
http://www.xilinx.com/support/do ... sign_clockmanag.htm
( O% s; L- L# [" T7 Z中的 XAPP132 - Using the Virtex Delay-Locked Loop

kevin

Single end--->單端輸入(從P端輸入)
: Q) {  e+ W0 I* F3 uDifferential--->差動輸入(LVDS,,等)
7 c: E3 {& S3 P) L2 @7 u9 h如果CLOCK頻率不是很高,可採單端輸入GCLK pin,再從內部去除出所要的CLOCK頻率.

若要用DCM,從Xilinx Architecture Wizard(在ISE Accessories--->Architecture Wizard)去自動產生所要的CLOCK頻率.Wizard 會產生 .vhd,.xaw,.ucf檔.把.xaw加入design.(利用ISE add source)以下是以單一個DCM instance作例子.

2 X8 ^' `" }1 [( V* h/ gEX: (輸入75MHz--->>輸出50MHz)
entity ClockManageris
5 L* E7 T- H% I) pPort ( clk_50mhz : in std_logic;
clk_75mhz : out std_logic;
clk_75mhz_180 : out std_logic);
end ClockManager;
8 l$ d+ [/ B: V( carchitecture Behavioral of ClockManageris
component clkgen_75mhz
port ( CLKIN_IN : in std_logic;
RST_IN : in std_logic;
- {3 f- d: D& v8 o% J# `  E& ^2 vCLKFX_OUT : out std_logic;
- }6 N5 M0 e2 F" R: I, UCLKFX180_OUT : out std_logic;
" @5 }) A8 I3 {CLKIN_IBUFG_OUT : out std_logic;
LOCKED_OUT : out std_logic);
3 l  ?: D3 I* X3 Q/ yend component;
5 t4 D7 w1 Y1 I$ ^begin
gen_75mhz: clkgen_75mhz
& G- X8 g2 h, u1 W- Fport map( CLKIN_IN => clk_50mhz,
% ]9 p" ~+ x/ a* O' |RST_IN => '0',
) b9 ]& @# k, }' z1 m1 K# e3 ^CLKFX_OUT => clk_75mhz,
CLKFX180_OUT => clk_75mhz_180,
# e$ G5 q% i/ J% Q7 X- R( d" mCLKIN_IBUFG_OUT => open,
+ S/ C) k1 @- T' E, t6 g2 K) c9 FLOCKED_OUT => open );
end Behavioral;

小人發

回復 2# 的帖子

我們用的板子是VIRTEX-4  (LX60)
# p3 z2 S* B' Q% ~3 A+ z; _- w我昨天有去網頁找了些關於DCM的資料來看
雖然有點複雜
不過還是看個大概
! h, u# i: Z$ I* O
回復 3# 的帖子
7 ]3 t; c9 G. f& A6 }; s
. X1 {: G- S1 t你講的這些動作
我昨天都有照著我在網路上找的資料大略的做過一次
不過我還是有一些問題
5 v* l6 S' U" n& l  I5 ]1.像DCM的輸入   好像是由100M震出來的
那我需要256M   利用DCM 可以做得到吧??
還是說只能產生比100M低的時脈

2. DCM是分成DLL,PS,DFS嗎??
因為我昨天看到DCM組成的block
5 H$ l( W) J9 |" z/ w* {裡面含有這些,每個功能都不太一樣
2 T( f1 V- g1 T! |$ g4 q9 t如果我今天要產生一個單純的沒有相位移256M
1 p  O/ r+ m; k1 i+ ~那參數的設定會不會不需要用到全部??
5 e1 L# @% p% s7 B  }5 Y, `還是只需要用到DLL就好
! B- W  r0 y  X* y) e) w; H
( v# y9 @' z* x3.像你講的   Wizard 會產生 .vhd,.xaw,.ucf檔
   把.xaw加入design的意思是把這個檔也燒到FPGA板子裡嗎?
% R' J2 \5 B. r' z   那我要設定接角嗎??
4 G/ ~, O* O: a/ Q# }, E   因為xaw的程式不像一般會有input  output
  o. |( k; L- K& _   所以會有點搞混掉
. T, Z$ D2 W6 K" Q
3 N, n; G+ h: Z0 W: @以上是我小小的疑問
先謝謝各位大大的解答  

7 k" y2 A  ?$ l7 o) X[ 本帖最後由 小人發 於 2008-3-20 06:51 PM 編輯 ]

kevin

要從100M產生一個單純的沒有相位移256M,要用DFS,CLKFX o/p功能,而且不是在做Deskew的話,CLKFB可不接.
8 d/ k" q8 e$ y9 L; B1 K; g
參數的設定可在Wizard內設定.以Virtex4-10來看,如果只用DFS o/p(CLKFX/CLKFX180),不用DLL o/p,
input clock 100M,ouput clock 256M,則只適用Maximum Speed/High Frequency 的Mode. Low frequency mode
最多到210M,不夠用.
7 E) d: K- e9 i/ @3 Y5 b1 T! E.xaw 檔是Xilinx architecture wizard(XAW)設定檔,像Xilinx coregen 產生memory block的 .XCO檔 一樣,
) |0 M  \2 @; `  H& S: d在ISE 的 project manager 裡把他加入跟其他source files 一起即可.然後在你的design source file 要去 instantiate它.可參考上次帖子的例子.

小人發

我試了一下,大概知道怎麼用了
( r$ i& O& R& H& B& T: s) J) t不過還有一個問題
在DFS裡面  好像沒辦法產生準確的256M
因為它是用clock*M/D  (M跟D都是2~32的正整數)
$ L4 s) z1 @) J3 {* O  u& U- J0 c7 Rclock=100M   那怎麼選M跟D都沒辦法達到256M
這要怎麼辦    其他DCM的方式有辦法達到這個頻率嗎

kevin

要用2個DCM串在一起的方式.不過使用上要小心Timing及不Locked的問題.

小人發

對於這兩個DCM相接的方塊圖
. a1 K' e' V% m( f" K就是第一個block輸出是CLKDV
8 r# h8 A, R2 O所以必須是100M除以CLKDV(2,2.5,3,3.5,4........16)
然後再把除完的頻率當作第二個的輸入
第二個是使用DFS   輸出是CLK*M/D (M跟D都是2~32)
/ z) u( N0 g) o, V/ e2 H, }
我好像湊不出來可以達到256M的參數耶
是我哪裡沒搞清楚嗎
麻煩大大在幫我解惑一下~~

kevin

這兩個DCM相接的方塊圖只是一個應用方式,你也可以用第一個DCM FX O/P,產生200MHz,再用第二個DCM FX O/P
! n0 a9 Z" j/ rM/N=32/25,產生256MHz,要等第一個DCM FX O/P進入LOCK後幾個cycles,才能開始啟動第二個DCM.

小人發

我想問一下
8 F% y4 z( ~) t. D# N5 e. T兩個DCM相接的方法  是直接在裡面可以選擇的模式嗎
' d5 k" R2 D; Y' H+ M* E因為在clock wizard裡面有四種可以選擇
% T5 L/ z) t2 S9 s. e. O3 u/ q# m; H1.Board  Deskew with an internal  Deskew
: @; x# L: {! V+ M7 @2.Cascading  in series  wuth two DCM_ADVs
3.clock forwarding/board deskew
! U& |( t/ z9 [3 l/ h: Y4.single DCM_ADV
* T& y8 e5 V. Q2 N2 ?0 f
照你講的方法應該是選擇第二個串接的DCM
問題是我選完之後有一句話是
CLKFX and CLKFX180  are not recommended for either INST1 and INST2 because  of jitter requirement
+ R2 u; i. A/ y. D所以裡面沒有CLKFX的選項
2 C6 L+ {  k; n) ?那就沒辦法照著大大的步驟做了
還是有其他的辦法可以選呢??

kevin

的確第二個DCM不recommend FX o/p,因為jitter 會累加過大,
反過來產生,先用第一個DCM FX O/P,產生128MHz(M/N=32/25),
再用第二個DCM 2X output 產生256MHz.
或第一個DCM 2X O/P 產生200MHz,第二個DCM FX O/P M/N=32/25,產生256MHz.

小人發

但是會出現一個錯誤
) }9 r! R: E/ Q: T4 [因為我用的DCM是cascade in series
所以好像有限制在low frequency mode
所以在第一個輸出要達到200M會發生錯誤

還是說我選的模式跟大大講的模式不一樣
! G9 u* \/ O" r你說的也是要用內建的 clock wizard ->2.Cascading  in series  wuth two DCM_ADVs  嗎

kevin

第一個DCM 限制I/P frequency,32M<-->75M,
5 ?6 C. h" M! V- y/ J" j不知25M震盪器可否調出來產生32M(M/N=32/25)或64M,再用一個DCM FX o/P 產生256MHz.