關於Layout 錯誤的問題

saicloud

請教各位大大:
8 E  t9 `$ K/ w+ k小弟把PMOS的B和S接在一起，做LVS比對的時候結果出現錯誤~
3 i% [9 r( v* F有什麼方法可以解決這個錯誤嗎?
' z' U" S/ q* }1 W7 O以下是錯誤的內容:
) J; }- j0 @7 L' g+ l                         DETAILED INSTANCE CONNECTIONS

0 e) f, |: q0 I# u! U: o! J9 l       LAYOUT NAME                                               SOURCE NAME
**************************************************************************************************************

* g: I7 F! i  G/ x) U- \1 a          (This section contains detailed information about connections of
+ g$ }# C1 C4 i) j# N9 r- J& j           matched instances that are involved in net discrepancies).

--------------------------------------------------------------------------------------------------------------

       X75/X510/M0(27.557,70.742)  MP(P)                         MM3  MP(P)
         g: X75/8                                                  g: net20
         s: GND                                                    d: GND
: t# l1 E' j7 a         d: VOUT1                                                  s: VOUT1
# I3 g; n: m# V, f; {5 N9 G         b: VDD                                                    ** VDD **
! Y0 n% P$ C$ ^  g- Y! E+ v+ s* i7 w         ** VOUT1 **                                               b: VOUT1
( M7 \+ K, F5 V3 {2 f3 _
. P8 u# I% x& y! d--------------------------------------------------------------------------------------------------------------
" `; K; r" n& E* _. b  |4 y, f
* b5 Q  d6 q9 Y       X76/X510/M0(47.789,70.742)  MP(P)                         MM11  MP(P)
# ~3 R2 h; G  l0 X         g: X76/8                                                  g: net021
         s: GND                                                    d: GND
         d: VOUT2                                                  s: VOUT2
2 a# d8 K, n3 u3 c: A! r  y" U         b: VDD                                                    ** VDD **
         ** VOUT2 **                                               b: VOUT2
4 P% p: o3 A+ G5 P% e: H1 L0 D****************************************************************************************************************

3 J0 X) j4 A$ p' K# j/ w                                   INCORRECT NETS
, F( l  t% ^5 o" p/ \
' |3 }, f3 H6 c4 LDISC#  LAYOUT NAME                                               SOURCE NAME
**************************************************************************************************************
. V! ~$ `+ d" f) {7 [: n+ p
  1    Net VOUT1                                                 VOUT1
       --------------------------                                --------------------------
+ J* r: T1 Q) H+ p7 G1 i      
3 X, w) }% i! t" \9 e: L  ?: g       ** missing connection **                                  MM3:b
% w7 z8 B6 }3 @- r      

! f! b! q* [) R' M( s--------------------------------------------------------------------------------------------------------------
# u6 U# g0 z0 f9 e4 ?/ c
  2    Net VOUT2                                                 VOUT2
4 s1 V; D. `  t! e) \" O( F* B* T. [       --------------------------                                --------------------------
, h5 U# x. x4 t- ]      
       ** missing connection **                                  MM11:b
      

. h# C: l) A8 C, [& d6 r+ H( w--------------------------------------------------------------------------------------------------------------
0 E% Q/ N9 N% b' V2 ~6 d7 w
& u6 J( u; G% N9 H+ c  3    Net VDD                                                   VDD
3 i, Q$ _6 i# \$ b0 J6 j       --------------------------                                --------------------------
      
9 g: `, m5 E. Y7 |1 U* D       X76/X510/M0(47.789,70.742):b                              ** missing connection **
       X75/X510/M0(27.557,70.742):b                              ** missing connection **

egg

版大....
你的N-WELL有切開嗎?!
report看起來好像你把那兩顆PMOS
' x& @( n% O& L% w& y做在VDD的N-WELL裡耶
檢查一下吧
3 Z4 y7 r, R. z$ t) B5 Q這兩顆PMOS要有屬於自己的N-WELL
如有說錯請多加指教

saicloud

感恩~
後來我把兩個PMOS的N-WELL分開，做LVS就正確了。
想請問你怎麼判斷呢?

egg

其實也沒什麼阿
, K7 A/ H7 F0 T( {* k9 n/ G5 @由report看出那兩顆PMOS的body與netlist的對不上
加上版大您說MOS的S&B已經接在一起
) q/ Z/ _/ m7 A9 ], F* b根據經驗...就是N-WELL不小心short或是
N-WELL給它弄成同一塊
不知道這樣的解釋
滿不滿意呢?!

saicloud

嗯嗯~有較了解。
謝謝教導~^^~~