設為首頁收藏本站
開啟輔助訪問 切換到窄版

Chip123 科技應用創新平台

 找回密碼
 申請會員

QQ登錄

只需一步，快速開始

Login

用FB帳號登入

搜索
1 2 3 4
Chip123 科技應用創新平台»論壇 › Chip1 -- 基礎元件 › ESD/EMI/EMC討論區 › chip power ring 电阻一般不超过多少？ ...
返回列表 發新帖
查看: 24530|回復: 14
打印 上一主題 下一主題

[問題求助] chip power ring 电阻一般不超过多少？

  [複製鏈接]
scy8080
跳轉到指定樓層
1#
發表於 2008-3-13 18:09:48 | 只看該作者 回帖獎勵 |倒序瀏覽 |閱讀模式
对于较大面积的die,从ESD考虑，power ring 电阻一般不超过多少？
; _4 A7 `! p  R# P2 @/ \3 L请高手指导，谢谢
分享到:  QQ好友和群QQ好友和群 QQ空間QQ空間 騰訊微博騰訊微博 騰訊朋友騰訊朋友
收藏收藏 分享分享 頂頂1 踩踩 分享分享
回復

使用道具 舉報

qpau
2#
發表於 2008-3-17 23:36:52 | 只看該作者
我也想知道這方面知識啊!!!!
4 C* _- O0 p! D! w; E+ B: l" p有沒有人可以幫忙回答的呢????
回復 支持 反對

使用道具 舉報

cthsu1
3#
發表於 2008-9-8 23:18:47 | 只看該作者
最好不要超過 1 ohm2 [/ z) w4 \( c3 n3 O9 x
如果會超過
5 K( V9 w% U' o- b# T6 s那麼 I/O 這邊的元件要畫大些
回復 支持 反對

使用道具 舉報

scy8080
4#
 樓主| 發表於 2008-10-31 00:01:42 | 只看該作者
最好不要超過 1 ohm，谢谢
, g: H9 k: k& p# s9 `& X' v超过1ohm, I/O元件大些，这个尺寸大小怎么来把握哪  o: G. S% \' z0 }& Z6 r

: X$ p+ K1 ?) y[ 本帖最後由 scy8080 於 2008-10-31 12:05 AM 編輯 ]
回復 支持 反對

使用道具 舉報

scy8080
5#
 樓主| 發表於 2008-10-31 00:07:09 | 只看該作者
还有一个问题，我们在做IO 管时，拉大CON到GATE的距离，大概3-4um，这个作用是什么哪
回復 支持 反對

使用道具 舉報

6#
發表於 2008-11-1 15:26:02 | 只看該作者

回復 5# 的帖子

是为了增大Drain 到Gate的space，也就是增大Drain到Gate的Resistor，防止突然的大电流烧毁Gate！
回復 支持 反對

使用道具 舉報

samgu
7#
發表於 2010-5-14 15:37:38 | 只看該作者
若擔心 POWER ring resister，有另一個想法就是在這條路徑上多塞一些VCC to GND CLAMP
回復 支持 反對

使用道具 舉報

8#
發表於 2010-6-8 10:48:22 | 只看該作者
补充：1 Ohm可能难一点，3 Ohm比较实际，特别是较大的Chip！
回復 支持 反對

使用道具 舉報

9#
發表於 2010-6-14 11:36:24 | 只看該作者
看到許多前輩的經驗談......讓我增進許多經驗喔~~~感恩
回復 支持 反對

使用道具 舉報

10#
發表於 2010-9-11 16:13:21 | 只看該作者
回復 1# scy8080
2 b8 O" u% J4 Y+ m/ \# ~
& ?8 p8 ?! o2 K4 Y# S3 f6 J, ]6 Y; |) ?- ^% I* E6 v% U  Q9 I7 s
   ) M" _) S6 F! f, E- v, a
　以ＴＳＭＣ作为参考，90纳米以下要满足bus电阻小于１欧姆，90纳米以上要满足bus电阻小于３欧姆；如果不满足该设计规则，esd zap的时候
) J; ]5 {$ [* t% e" Y很可能打坏core里的device。
" R6 L, P6 ~+ E* J7 B- F　
回復 支持 反對

使用道具 舉報

11#
發表於 2010-9-11 16:24:01 | 只看該作者
最好不要超過 1 ohm，谢谢
1 {; j; X  K. k/ ]! O( Q  B超过1ohm, I/O元件大些，这个尺寸大小怎么&#2646 ...
: R* U7 O( i$ Jscy8080 發表於 2008-10-31 12:01 AM
8 ?/ `$ v* K* ]2 d+ |
( E$ T/ P7 D9 W' Z5 P  n; B
7 `! ~" L' c4 D1 g
I/O元件大些有一定的帮助，但瓶颈不是在I/O元件本身的大小上，所以I/O元件大些起到的作用不是很大，比如diode,Ncs的面积大，实际上对diode,Ncs的交流导通电阻减小并不是9 |1 g$ D/ B6 K
很明显，由于ｂｕｓ太长了，上面的IR drop太大，比如ead zap 2000v，有大概1.3 amps的电流，如果ｂｕｓ电流从１欧姆变到２欧姆，那压降就增加1.3v，而单从增大io的面积
$ L8 p( O+ t% j8 g) B来平衡ｂｕｓ电阻的增大是很难的（再说成本上也不允许我们降ｉｏ的面积做的很大），势必会对core device形成危险！
回復 支持 反對

使用道具 舉報

12#
發表於 2010-9-11 16:43:44 | 只看該作者
还有一个问题，我们在做IO 管时，拉大CON到GATE的距离，大概3-4um，& ...0 v5 B/ D* A7 G4 A) \' S( X& X
scy8080 發表於 2008-10-31 12:07 AM

% R+ F+ S# D% _1 k* L9 t) }
$ A9 a8 R4 ?, Q  o拉大 CON到GATE的距离也只是拉大drain 端CON到GATE的距离，不会拉大source端CON到GATE的距离（同时一般会将salicide也去掉），' p9 A' t4 x+ H
其作用是增大drain端的电阻，相当于在drain端串联了一个电阻，起到在esd 冲击时保护自己不被打坏；能保证ggnmos下寄生的诸多npn管
' h% j+ v% y4 y3 r+ @（gdpmos下寄生pnp管）能够均匀的被打开，进入snapback状态，泄放esd电流；如果drain端这个等效的串联电阻不够大，寄生的诸多
. u- \( I; S9 P. n7 t6 onpn管（gdpmos下寄生pnp管）可能不能够均匀的被打开进入snapback状态，只是有的开有的没有打开，而esd的电流或者说能量是一定的，
, H) k3 N; w2 A. w# [7 b! m& _必须泄放，电流在局部逐渐增大，出现二次击穿（热击穿），把device烧掉，我们通常看到的emmi图片上出现在source与drain 端的那道小1 W  }* }; i( B: p/ w7 c" K+ U
暗条或者drain端的小洞洞或者gate下的小洞洞，都是被烧毁掉的痕迹！

評分

參與人數 1感謝 +2 Chipcoin +2 收起 理由
semico_ljj + 2 + 2 不错。。。

查看全部評分

回復 支持 反對

使用道具 舉報

13#
發表於 2012-7-12 13:15:13 | 只看該作者
good!
8 e1 C3 ]3 k6 `) L5 P# X6 c* {1 K5 I讲的很好，现在在被一个ESD问题困扰
回復 支持 反對

使用道具 舉報

14#
發表於 2012-10-20 15:04:41 | 只看該作者
受益匪浅啊··~~~~~~~~~~~~~·
回復 支持 反對

使用道具 舉報

15#
發表於 2021-8-26 13:34:21 | 只看該作者
受益'良多
' ]2 ?6 \! \: y0 n) m) J7 T
' p" f& p9 d3 N+ ~3 {謝謝大大的分享!!!!
回復 支持 反對

使用道具 舉報

返回列表 發新帖
高級模式
B Color Image Link Quote Code Smilies
您需要登錄後才可以回帖 登錄 | 申請會員

本版積分規則

首頁|手機版|Chip123 科技應用創新平台 |新契機國際商機整合股份有限公司

GMT+8, 2024-5-22 08:17 PM , Processed in 0.119515 second(s), 18 queries .

Powered by Discuz! X3.2

© 2001-2013 Comsenz Inc.

快速回復 返回頂部 返回列表