CALIBRE LVS & DRC

tkrubychan

請問一下有誰大概可以跟我描述一下 LVS 跟 DRC 一些基本的概念!!

比如說怎麼去認一個NET DRC怎麼比對的呢? 比較內部的分析
2 M0 @+ t( Y, L/ X8 n  O
! s! A& z& c/ V3 @謝謝分享...

188

大的解釋真好~~~小弟了解囉~~多謝唷~~多謝你的無私~~謝謝

machu-picchu

請問一下大大們
8 e3 a: V; z8 I. v/ D7 B8 D要跑lvs時
, w. Q% S5 x* a要產生.sp檔一直發生錯誤
' F9 h; m. u# T( L' {- z( h沒辦法成功
5 ~$ c$ f- F  a' T4 i0 {請問是甚麼問題阿
# O  O$ Z- @. d; ?1 [*************
' F/ e  c' C+ Y
; `$ t3 }+ D; u& g# z不管執行什麼程式,都會記錄在紀錄檔裡，例如： *.log,
4 l8 Q4 D0 J2 ^" Q( m; A你先開 *.log 看看是什麼原因？

張智揚

請問一下大大們
+ Y/ W# d) t5 m) ~4 w: `* Z% F要跑lvs時
要產生.sp檔一直發生錯誤
沒辦法成功
請問是甚麼問題阿
*************
! W  L- S1 F, c" l/ c0 b8 ]可以將問題敘述更詳細一點嗎?
% p; J6 S6 _! h/ Y. X這樣才可以確切的解決大大的困擾~

mask40169

我看我看我看看看
& {7 h8 }, n; }6 U. X我看我看我看看看
我看我看我看看看
我看我看我看看看
我看我看我看看看

oligxoi

請問一下大大們
# D& c9 N9 n$ T' M/ p7 w  ]! c5 E要跑lvs時
要產生.sp檔一直發生錯誤
* c8 k4 e9 t' i9 `) Q* `) S/ g沒辦法成功
5 n6 `) F$ _8 ~" \7 C' l( N+ f請問是甚麼問題阿

ricky000

我看我看我看看看
( h6 b. D9 Y& e我看我看我看看看
我看我看我看看看
  c" O6 O/ M- D# m/ u  r4 H2 ]我看我看我看看看
% t* {- X- a- \6 p+ u+ o3 N我看我看我看看看

yoyo20701

大大的解釋真好~~~小弟了解囉~~多謝唷~~多謝你的無私~~謝謝

x014067

學了一年多，現在才在這裡看到原來是這樣的縮寫，以前都只會用，但不知道有這樣的意義所在，真是受益良多阿!!

crystal_blue

簡單的說~你要的答案可以在LVS & DRC 的COMMAND裡找到

! ?- J$ k  l: a  ZLVS的原理就跟之前所說的一樣，CALIBRE 如何去認到MOS 除了COMMAND外
你還必須STREAM IN SPICE ，COMMAND裡會去定義怎樣的條件下他是PMOS
還是NMOS，如何判定是INV是去比對你所STREAM IN 的SPICE ，在LAYOUT中
如果有PMOS 跟NMOS的連接方式跟SPICE中的定義相同那LAYOUT就是INV，至
3 F- A* ^/ q$ q/ Q" d於如何找到特定的NET，除非在電路中就事先寫入，不然在CALIBRE RUN LVS時
所產生的NET NAME是隨機排序的，不過有些LAYOUT的TOOL有辦法認到NET，
但也是必須事先設定。
, Q6 e' v4 B$ {! Z) s6 C* C. h3 M
) g& l" B9 A6 kDRC的原也跟之前說的一樣，COMMAND FILE 會去依DESIGN RUN 裡的規則然
; U1 ~( G+ w/ H5 h9 x後寫出一連串的句子，將所有層的可能的相對關係以條件式的方式寫入，然後再
4 T8 y  h- X( N, C( A4 X# n* D利用TOOL 去比對並將結果顯示。

以上是我所了解的部份，希望有幫你解答到。

tkrubychan

喔 不好意思 我沒有逗號逗開 我的意思是說 lvs 是用什麼樣的原理去比對... 他樣去認出一顆mos 或是 inv 呢??
' A6 R0 L6 n; }9 C- Q& D- Q1 X/ n
那他怎麼去認出 那根NET 要跟哪個NET相接 SPICE上寫的NET 他怎麼去判斷的呢!?
+ m- F% B8 O) V
. C7 w5 F! L/ ~( G7 W是這個意思拉...DRC也是  他比對DRC時 是怎樣比對 一層一層 或是用座標 之類的 相關資訊 ^^

謝謝你

crystal_blue

極簡單的說DRC 就是Design Rule Check 的縮寫，也就是依照Design Rule來check你畫的layout
只要將check 出來的error部份修除就ok了

極簡單的說LVS 就是Layout vs Schematic 意思就是layout跟電路的比對
除了比對電路有沒有接錯還會比對model有沒有畫錯。

另外請問您的問題NET DRC 是什麼意思?因為沒看過所以沒辦法給你解答。