3/27 Virtex-5的PCB設計優化技術 (中文研討會)

jiming

	Virtex-5的PCB設計優化技術 (中文研討會)
	登記參加活動
論壇日期	2008年03月27日
時間	10:00 AM - 11:30 AM (台北時間)
專題範圍	合理減少PCB層數，合理減少外部電容的數量，優化高速訊號走線，這些對降低系統成本和增加系統可靠性都是至關重要的。 3 f4 g: f9 e2 H. M( H& e 6 C% q- W6 j9 x這次研討會將會介紹與Virtex-5 FPGA相關的PCB設計優化技術，您將會瞭解在實際應用Virtex-5的時候如何減少1-2層PCB，相比以前的產品減少最多70％數量的外部電容器，以及優化設計高速匯流排的技巧。此外，將會對Virtex-5的內嵌系統監控器做簡要介紹。
贊助企業	Xilinx, Inc. # P9 u7 v1 I) G, ^http://www.xilinx.com 9 `* _$ {- k) Q! v, @3 d- g0 u) H 5 y) @4 p% |$ L; nXilinx是全球可編程邏輯解決方案領導廠商，產品包括一系列先進積體電路、軟體設計工具、預先定制的系統功能以及無可比擬的工程支援。Xilinx發明了FPGA並擁有全球FPGA逾一半的市場佔有率。Xilinx的解決方案讓顧客可大大地縮短開發電腦、周邊設備、電訊、工業和消費者應用等產品的時間。要獲取更多資料，請瀏覽www.xilinx.com。
專家介紹	梁曉明先生 亞太區高端産品行銷經理 0 |! ?5 V/ R1 z% Z1 a6 J, y 李進華先生   \/ Q! g3 B, Z應用工程師 - I/O專家 $ Q5 Z, `6 ^& M) x 梁曉明先生 . ^+ t( s! [) {2 e9 E: t7 n7 W梁曉明先生是Xilinx亞太區高端産品行銷經理，負責公司高端産品和解决方案的行銷和推廣工作，專注於高速連接和邏輯結構方面。在加入Xilinx之前，梁先生在華爲技術公司擔任固網部邏輯設計研發項目經理，擁有四年從事硬體設計和大規模FPGA邏輯設計。他在高速數位系統、ATM、交換式路由器及網間連接系統等方面擁有豐富的知識和經驗，曾領導開發小組成功地完成了二十多項産品設計。 梁先生在1999年畢業于華中科技大學，取得電機工程學士學位。 7 Q4 ^+ c  Q/ S5 b4 ~李進華先生 # d6 {' k" N% r李進華先生於2002年10月加入Xilinx公司，在深圳辦事處擔任高級應用工程師一職，主要負責為中國特別是華南地區的客戶提供技術支援。他在2003年11月時，獲擢升為亞太區應用工程師 - I/O專家，負責支援亞太區的高速連接設計業務。在加入Xilinx公司前，他曾經任職於Memec的Insight分部，在那�工作了四年。 ' Q7 y$ H$ L: {; U3 w 李先生畢業於西安電子科技大學的微波技術與天線專業，獲學士學位。