|
這是CIC在寒暑假給學生上課的講義
0 l4 Y. U+ x" x! f& r# _8 K參考了 modelsim document還有一些VHDL的相關書籍 整理出來的# o% u6 d4 E, ?2 ^
共有172頁 2004年7月由CIC工程師陳獻文製作
- h6 a$ U: b5 F4 l 1 J" Y/ m. [* t2 x& L4 s$ }
它的Outline如下:9 }) W' t! b& Z7 _' S* i
+ ]$ B, X/ Q, @' t7 f) {# }! v V* L" d) LIntroduction+ q6 I9 |" r/ y" f2 E; u# Y+ l
CIC Design Flow7 ~+ H) l3 o2 L8 H8 B# ?
VHDL Fundamantals( }& ?% B; ^& J' N
VHDL Syntax
5 {1 P; _# x9 m6 a2 H# m2 G8 ZModeling Logic Circuits4 ^* C2 I A4 s# W
Testbench4 v; q" o5 b8 h4 Y
Gate-Level Simulation
2 Q( y/ I, X: q8 N6 U ^2 f" l; G" H
[ 本帖最後由 yhchang 於 2008-2-20 02:52 AM 編輯 ] |
本帖子中包含更多資源
您需要 登錄 才可以下載或查看,沒有帳號?申請會員
x
|