|
這是CIC在寒暑假給學生上課的講義
9 y: O; w }- n. M' S: y參考了 modelsim document還有一些VHDL的相關書籍 整理出來的. n5 |4 M* e- x* f! a
共有172頁 2004年7月由CIC工程師陳獻文製作8 v- _1 d* W9 d% W8 A+ j* x
0 o j% b- G/ e# q# t" U
它的Outline如下:
: V4 q+ U8 R# _3 ^+ f6 D, n$ H5 @& I2 O: V# |/ n% n
Introduction, J) x M. Q$ W/ j# b' U( w5 L
CIC Design Flow3 {$ S9 n) }# g' U3 a$ r
VHDL Fundamantals
4 A7 m/ M* y6 J% y4 q3 bVHDL Syntax. _ L' m$ C8 V/ S w0 w; q5 g) P
Modeling Logic Circuits& ?0 [7 C! s: N" N! Z1 X3 H9 v
Testbench
+ L$ p! b. U, k/ [Gate-Level Simulation
9 H. R4 u3 W) s! C# h8 z( K' {+ a$ L( T6 {' G$ M0 a
[ 本帖最後由 yhchang 於 2008-2-20 02:52 AM 編輯 ] |
本帖子中包含更多資源
您需要 登錄 才可以下載或查看,沒有帳號?申請會員
x
|