|
這是CIC在寒暑假給學生上課的講義 F! P( K, K/ _* o- i: R
參考了 modelsim document還有一些VHDL的相關書籍 整理出來的 ^( h4 y$ \. w' E8 _/ O$ ^( a4 {
共有172頁 2004年7月由CIC工程師陳獻文製作
! }, j* C+ D8 \7 g ! ?* Z2 m, O* ]% d: y) ^& c
它的Outline如下:! |3 \$ }) T# `5 d( ~3 i
4 W9 k2 G& ?3 \Introduction
9 w* h! v, r7 G) L3 L. SCIC Design Flow
0 N* j& h" u$ t6 ^. c) T6 qVHDL Fundamantals" Q4 L" v4 H$ I8 ?9 @% }6 t
VHDL Syntax
! `1 i8 N2 N# ?Modeling Logic Circuits
) I) o+ b6 K) O% D: j" g9 b" l$ G, aTestbench
9 o& m) x9 L# D2 N1 r1 zGate-Level Simulation
- n+ ?& S" L5 _: J d- ]3 ^ U2 w" p7 r8 K9 U* n8 Y
[ 本帖最後由 yhchang 於 2008-2-20 02:52 AM 編輯 ] |
本帖子中包含更多資源
您需要 登錄 才可以下載或查看,沒有帳號?申請會員
x
|