記憶體的迷思

w10789173

最近我被要求設計一顆的控制chip,其中裡面有RAM來暫存控制的指令

3 s  b* U7 Y, h' a( h3 [但是蠻多的問題困擾著我,先說記憶體好了,要求RAM的基本架構如附圖

# F" ]* I6 O# e4 m  P2 N4 e' u8 n但是用VDHL直接寫一個8 X 64的記憶體是很簡單的一件事,我不是很了解為什麼
0 V8 b, T. K, t
不直接用VHDL陣列方式寫一個RAM,為何要被要求先設計一個D-latch然後使用
1 W' V, y* t  X- M& r
port map的方式,再用generate語法成8 X 8個,然後設計column decoder與row decoder
) l+ p  E, A( t- c$ g
  |# t' M% ^/ J0 \8 K,對我而言,這是一個笨方法,有點土法煉鋼,但是我不是很懂這兩種作法的差異...

有哪位大大可以指導我嗎?我將非常的感謝...

yhchang

我的想法是
如果你用VHDL陣列的方式做MEMORY
那就是純粹的 software access
而不是 hardware access
! }* B+ K2 {% U2 Y( H1 t
你有一個Memory array  但是你如果想要順利的讀寫它
首先 Controller 就要讀入 正確的 row address
+ \$ P) e6 l! Z4 [1 U5 S: `6 Qcolumn address,  還要讀入正確的 Command
這時候就需要Row decoder 與 Column Decoder的電路
才能夠解到 正確的那一個位置
這些 controller 電路與 Decoder 電路 都不可能在短期間內運算完

) ~# k3 x, P9 e$ w% U4 T) ^. r6 E- @其次 Memory Array 如果只是 64X8 那還算小
" [/ q% G( |" i5 M. h4 M如果是 512K  16M , 256M ....etc 那就是一個巨大的Loading
- Z9 ^. \: ~  @4 q9 {; E一條運送 讀寫Data 的 Line 會看到很重的負載

+ V3 g* R. o7 m/ ^從Memory Cell 讀出來的訊號 會跟電子學的 Small signal 一樣小
所以Memory Array中處處還得有 Sense Amp. 的電路存在
才可以把小訊號放大成完整的 0與1 送到 XIO端
Data 從sensing到訊號夠大到 運送到XIO PAD的過程同樣也需要花費一些時間.
2 I$ d/ D" y/ O2 a# o1 c
寫那麼多只是想說明
% R! }5 X* `& P4 MVHDL 與 Verilog 都是硬體描述語言
所以Memory 裡面當然要包含 Decoder電路  控制電路 甚至是電源供應的電路
並不是單純的軟體 N-Dimension 陣列,  可以用很快的速度去 Access 或Write  它.

0 I& n" o3 V3 i; d0 T[ 本帖最後由 yhchang 於 2008-2-10 06:12 PM 編輯 ]

aiken

The answer is...you are now simulating a Hardware....but not software.
Software only see the "function"
2 S1 _; ~  [' }# Y) w! W2 t4 KHardware need to see Timing and function.

! D5 ~* J* d& Y6 V9 S$ \If you use HDL's memory array, then your tools will help you design what they thinks is good for them...but not for your design..
The result is ...the may make a very "stupid" design for you.
6 S: b. K6 l1 J. ^8 I2 WE.g..you can use A*B to do the operation or you write your rtl code to make your fast multipler.
  _. @7 f: _5 z9 z7 HThat's the difference between computer Sci and computere engineer

tommywgt

我想...

寫成獨立的module是為了彈性
$ o% q2 k, K. {2 R( E0 R6 v
用D-latch寫是為了將來:
' `7 a( L' b1 i! y9 p& {- ?' L1) 做成ASIC時, 體積比較小
+ D4 }4 N9 w' a2) 如果需要大一點的RAM block時, 可以用RAM marco, 這時如果你的code相容性夠的話, 將來遇到時就好處理了