VHDL新手問題

w10789173

當我宣告如下:
A : in :std_logic_vector( 7 downto 0);
& w4 O; {+ n' [# V" F請問為何只有需要一隻腳就可以代表8 bits,可是我們實際用的IC都是8條資料線,我有點混淆,能否請教大家,指點一下,感激!

ikki

這應該最基本的訊號宣告格式, 其實它宣告出來是個array,
( 7 downto 0); 共 8 個 bits

winslow

ikki 說的正確
7 n( s! e* R+ L這個宣告其實是一個可以看作BUS，實際上是需要有8條資料線，也會用掉8條資料線的資源，這個方式與VERILOG宣告不一樣。

kevin

Bit vector 宣告也是.
Ex.
Signal S1, S2, S3: std_logic_vector (7 downto 0);
6 p% N; G  ^% ^8 {) m' c  KSignal B1, B2, B3: bit_vector (7 downto 0);
1 k; X" z! q, l, [B1<= “11001100”;
B2<= X”FF”;
& h5 C+ L6 `( Z! z3 ~/ x* ?B3<= “11” & O”77”;-- Match the length by concatenating 2 bits with two octal digits
5 d; z/ a; f( FS1<= “11001100”;
S2<= To_StdLogicVector (X”FF”);
2 A+ z  s  Z0 n" V/ D$ TS3<= To_StdLogicVector (O”377”);-- Length taken care by To_StdLogicVector( )

w10789173

原來如此,感謝各方的意見與指教,另外小弟再請教個問題
9 e+ J, E3 ]" a  l* t) S
http://www.xilinx.com/products/boards/s3_sk_promo.htm
; y" ~+ c! X9 E0 Z" u5 F; n3 m
這個網頁上的tool kit哪種比較適合買來自己用?

Sparten 3 跟 Sparten 3E的差異有哪位知道的呢?
5 D3 e( |/ e  }# E) v
我想買一個適合自己練功且又便宜的ASIC tool kit,希望日後也可以支援個人所設計的DSP處理器的燒錄

/ [- L- Y! d+ L- ]4 G1 r; M懇請大家給我點意見,xilinx的產品線好多,讓我實在是有點眼花撩亂呀...

w10789173

原來如此,感謝各方的意見與指教,另外小弟再請教個問題

http://www.xilinx.com/products/boards/s3_sk_promo.htm

  j: a7 c7 N! o. X這個網頁上的tool kit哪種比較適合買來自己用?

Sparten 3 跟 Sparten 3E的差異有哪位知道的呢?
8 [  k+ G% U0 d; Y- N7 f
我想買一個適合自己練功且又便宜的ASIC tool kit,希望日後也可以支援個人所設計的DSP處理器的燒錄

$ i& \) b8 x1 x懇請大家給我點意見,xilinx的產品線好多,讓我實在是有點眼花撩亂呀...

kevin

SPARTAN 產品表,比較XILINX SPARTAN 系列FPGA.

tommywgt

個人會建議Spartan3E starter kit 或Spatran3A starter kit