Chip123 科技應用創新平台

 找回密碼
 申請會員

QQ登錄

只需一步,快速開始

Login

用FB帳號登入

搜索
1 2 3 4
查看: 3661|回復: 3
打印 上一主題 下一主題

[問題求助] 請教一下關於PMOS_buffer & NMOS_buffer的用途??

[複製鏈接]
跳轉到指定樓層
1#
發表於 2008-1-28 16:03:03 | 只看該作者 回帖獎勵 |倒序瀏覽 |閱讀模式
請問一下,若電路圖裡有PMOS_buffer 以及NMOS_buffer的size,ex. 3500/0.5,且在旁邊註明Add Silicide block,那麼我應該將它加在電路圖當中的哪個位置呢?且為何要格外加上這兩個buffer呢? 謝謝
分享到:  QQ好友和群QQ好友和群 QQ空間QQ空間 騰訊微博騰訊微博 騰訊朋友騰訊朋友
收藏收藏 分享分享 頂 踩 分享分享
2#
發表於 2008-1-28 16:22:54 | 只看該作者
不知這兩顆mos是否為電路的Driver呢??(super buffer??)
7 O. w: {8 B5 ~  S1 ^
' _+ T4 {- [0 A" A2 [3 l$ q7 }這兩顆mos後面還有接東西嗎?有可能是為了推動下一及所以才用這麼大的size吧
' o6 l& D6 r( k, e2 q8 \/ M* G( ]( I0 q5 v- B
可以跟Design engineer請教看看,通常他們都會比較清楚放哪比較好吧!  
! L/ h* v6 m! h8 [( l- e& d
' b: ]2 c7 c( I2 T: v[ 本帖最後由 sunwely 於 2008-1-28 04:28 PM 編輯 ]
3#
 樓主| 發表於 2008-1-28 16:56:38 | 只看該作者
嗯~我剛剛已有向Design engineer請教了,是放在output PAD 前,* u( v0 u& z/ _; M
謝謝sunwely前輩的回答。
4#
發表於 2008-1-28 22:55:06 | 只看該作者

回復 1# 的帖子

通常電路的 輸出介面  (Output Chip Driver)
% @) t/ n: N$ {. d因為要推動 很大的負載   所以  W/L  會有    幾百 / 0.5   也不會讓人意外   通常會切成很多個Finger, 降低Process variation
8 H  i) l5 I7 B$ I也會加入 ESD電路在裡面.0 r0 K8 K1 \/ n" w2 g
如果到  幾千/0.5   很可能是power MOS  才會有這麼大的SIZE    (要耐受很高的VDD電壓); H5 [9 S4 G4 y1 t
3 D7 a4 c" K" O0 O4 z
其他的就如同  二樓所說  輸出介面電路 擺置的位置自然是越靠近 Output PAD越好. d9 }$ V+ J% Y

  q$ W4 f* ?/ T( X! N! w5 M) m& }[ 本帖最後由 yhchang 於 2008-1-28 10:56 PM 編輯 ]
您需要登錄後才可以回帖 登錄 | 申請會員

本版積分規則

首頁|手機版|Chip123 科技應用創新平台 |新契機國際商機整合股份有限公司

GMT+8, 2025-2-24 03:22 PM , Processed in 0.155009 second(s), 17 queries .

Powered by Discuz! X3.2

© 2001-2013 Comsenz Inc.

快速回復 返回頂部 返回列表