tsmc 0.18 BCD process 認不到 w/o salicide電阻

weilun_1016

# b7 X6 `3 `5 k各位前輩好
6 h, j: G$ C% \' ^* ^4 `
' l9 c% j* T! o小弟最近在畫layout碰到一個問題，遲遲無法解決，因此想上來詢問各位前輩的意見

# |* Y6 X2 O7 Q/ }0 ^5 |小弟用的製程是 TSMC 0.18UM CMOS HV MIXED SIGNAL BASED BCD GEN2 SALICIDE

在畫layout時有使用到 P+ Poly resistor w/o Silicide的電阻，而且都是直接用tsmc他們的PCELL
  [. q! N/ i5 L% x7 r1 K6 D
但跑LVS時，layout轉出來的netlist檔卻沒有這個電阻，所以一直有missing instance的情況
: n4 |& f8 o3 Z

以下有幾點我有先確認過，因此才推測是不是layout認不到w/o Silicide類型的電阻:
# s2 U- |2 ?7 y- e, Z
9 v" N9 P8 j" ^9 o% [1.用w/o Silicide的電阻時，跑LVS時，layout端會有missing instance的情況；一旦改成w/i Silicide的電阻時，LVS即可通過→排除接線問題
+ Y( u4 |; s1 w" B3 F% l% O# ~( M
" t' d! q7 D3 K2.在layout中將所有PCELL內所有w/o Silicide的電阻叫出來，跑LVS時，layout端都不會有Unmatched的元件
* l4 q3 z+ z7 T( b' ^6 \
0 o+ T" a. I% C) j4 d我也有去看LVS Rule的檔案，知道這兩種電阻只差在有沒有RPO Layer (Non-salicide OD Area Definition)，也確認PCELL內都包含了應該有的Layer
' ?6 H1 w2 }5 e* k8 u  _0 d& F8 Z
. ?' X( ~$ O# t% ]) a( y# b% M
0 z% M- m. P" v! M/ q9 |
, t$ L2 G0 M9 _8 B2 ?7 s若是自己按照LVS Rule定義的layer去畫電阻，就會變成在還沒覆蓋RPO Layer時，layout認的到它是w/i Silicide的電阻[PS]，

一旦在原有w/i Silicide的電阻覆蓋RPO Layer，就missing instance了。
3 N  p) E& c, C5 |" f0 p2 T! D' g
請各位有經驗的前輩能提點一下小弟，要怎麼解決這個問題，已經被困了好幾天了